Zynq®

ZYNQ无DMA的四路HP总线极限性能探索

深入挖掘AXIHP总线的直接传输潜力，突破传统DMA的性能瓶颈一、HP总线：ZYNQ系统的"高速公路"在XilinxZYNQ架构中，HP（HighPerformance）总线是连接PS（处理器系统）和PL

芯作者·2025-06-28 12:04

复旦微ZYNQ SOC AXI_DMA高速数据传输实战指南

突破传统瓶颈：零拷贝+双缓冲实现2.4GB/s传输速率AXI_DMA在异构计算中的核心价值在复旦微ZYNQSOC系统中，AXI_DMA是连接PS（处理系统）和PL（可编程逻辑）的高速数据通道。

芯作者·2025-06-26 12:11

vxWorks7.0下基于zynq的boot启动程序

最近工作有点忙，好久没有更新内容，前段时间抽空做了vxWorks7.0下的基于zynq的boot程序，在此做个总结。

hongbozhu_1981·2025-06-25 15:38

实时系统vxWorks-Zynq7020 axi gpio使用

详细操作方法参见文章《实时系统vxWorks-Zynq7020移植vxWorks》和《

不只会拍照的程序猿·2025-06-25 15:08

VxWorks在Zynq平台上的移植详细流程

VxWorks在Zynq平台上的移植详细流程【下载地址】VxWorks在Zynq平台上的移植详细流程本资源文档全面解析了将WindRiver的嵌入式操作系统VxWorks移植至XilinxZynq系列SoC

缪超争Lighthearted·2025-06-25 14:35

深入实战：ZYNQ中AXI BRAM打通PS与PL数据交互的高速通道

在ZYNQ异构计算平台上，高效的数据交互是发挥PS（处理器系统）与PL（可编程逻辑）协同计算优势的关键。

芯作者·2025-06-24 08:29

用Zynq实现脉冲多普勒雷达信号处理：架构、算法与实现详解

用Zynq实现脉冲多普勒雷达信号处理：架构、算法与实现详解脉冲多普勒（PD）雷达是现代雷达系统的核心技术之一，广泛应用于机载火控、气象监测、交通监控等领域。

神经网络15044·2025-06-20 21:53

ZYNQ学习记录FPGA(五)高频信号中的亚稳态问题

一、亚稳态概述：1.1触发器在讲解亚稳态前，先介绍一下亚稳态的源头——触发器。1.1.1基本概念在数字电路里，触发器（Flip-Flop）是一种存储元件，常用于同步电路中存储二进制数据。它是由逻辑门（如与门、或门、非门）构成的时序电路，能够根据时钟信号的变化来存储和改变其输出状态。触发器分为D触发器（DataFlip-Flop）、T触发器（ToggleFlip-Flop）、JK触发器和SR触发器（

DQI-king·2025-06-20 17:29

使用ZYNQ芯片和LVGL框架实现用户高刷新UI设计系列教程(第十七讲)

这一期讲解的控件是表格，表格是由包含文本的行、列和单元格构建的。表格对象非常轻量级，因为仅存储文本。没有创建真实的对象，但它们只是即时绘制的。在lvgl中的默认格式如下图所示：在GUI_Guider中可以改变表格的行列的元素个数以及表格主体的背景、边框和阴影。具体代码如下图所示：//Writecodesscreen_1_table_1//创建一个名为screen_1_table_1的表格并将其添加

尤老师FPGA·2025-06-20 06:08

ZYNQ笔记（二十）：Clocking Wizard 动态配置

版本：Vivado2020.2（Vitis）任务：ZYNQPS端通过AXI4Lite接口配置ClockingWizardIP核输出时钟频率目录一、介绍二、寄存器定义三、配置四、PS端代码一、介绍Xilinx

W以至千里·2025-06-16 09:32

【FPGA】IO电平标准

【FPGA】IO电平标准1LVCMOS（低压CMOS）1.1TTL、CMOS、LVTTL、LVCMOS逻辑电平定义1.2ZYNQ-7000PS、PLIOLevel示例2LVTTL（低压TTL）3HSTL

步达硬件·2025-06-07 04:02

深入剖析ZYNQ Linux动态PL配置：xdevcfg驱动创新实践指南

一、ZYNQ动态重配置技术解析1.1可编程逻辑的革命性价值XilinxZYNQ系列SoC的划时代设计将ARM处理系统（PS）与FPGA可编程逻辑（PL）深度融合，创造出独特的异构计算架构。

芯作者·2025-06-03 01:14

XILINX ZYNQ700系列 FPGA简介、开发环境、应用领域、学习要点

XILINXZYNQ-7000系列是赛灵思（Xilinx）推出的可扩展处理平台（SoCFPGA），将ARMCortex-A9双核处理器（属于“处理系统”，PS）与可编程逻辑（PL，即传统FPGA部分）集成在单芯片中

GJZGRB·2025-06-03 01:43

ZYNQ7020学习历程

一、介绍Zynq的全称是Zynq-7000AllProgrammableSoC，是它由一个双核ARMCortex-A9处理器和一个传统的现场可编程门阵列（FPGA）逻辑部件组成的。

m0_61275923·2025-05-31 03:56

智能硬件之舞：Zynq EMIO控制PL LED的魔法解析与创意实践

直到团队将示波器探头伸向Zynq芯片的EMIO引脚，才揭开了这场"光之魔术"背后的秘密——原来这是EMIO与PL协同工作时特有的信号交叠现象。

芯作者·2025-05-31 03:54

ZYNQ sdk lwip配置UDP组播收发数据

一、颠覆认知：组播vs单播vs广播通信方式目标设备网络负载典型应用场景单播1对1O(n)SSH远程登录广播1对全网O(1)ARP地址解析组播1对N组O(1)视频会议/物联网群控创新价值：在智能工厂中，ZYNQ

芯作者·2025-05-31 03:54

FMQL10S /20S核心板 —— 国产化嵌入式开发新选择

FMQL10S芯片作为一款国产可编程SoC，兼容XilinxZynqXC7Z010架构，集成了ARMCortex-A9处理器与FPGA逻辑资源，具备一定的生态兼容性和可扩展性，适合作为嵌入式计算核心使用

Future_Comtech·2025-05-30 16:02

zynq7020 shm共享内存和OCM

在XilinxZynq-7020SoC（结合ARM处理器和FPGA）中，共享内存（SHM）和片上内存（OCM）是两种不同的内存资源，它们在物理位置、访问速度、用途和设计目标上存在显著差异。

yayaer2·2025-05-28 16:13

USB转JTAG、USB转I2C、USB转SPI、USB转RS121/RS422/RS485芯片调试笔记

Xilinxxcvu13p-fhgb2104-2调试软件：Vivado2018.3代码环境：Vscodeutf-8测试工程：pcie403_user_top1.1.2硬件介绍UDPCIe-403使用VU13P+ZYNQ

vx：module1066·2025-05-27 23:44

ZYNQ学习之路（四）：DDR读写测试实验

目录一、AXI协议简介二、实验简介三、框图实现四、SDK部分编程一、AXI协议简介ZYNQ的架构是分为PL与PS的，因此两者之间免不了数据交互，之前我们介绍了通过BRAM进行交互，但BRAM进行交互存在速度慢

梅菜扣肉鱼丸粗面·2025-05-27 23:43

XILINX ARM+FPGA Zynq-7010/20 Linux-RT案例开发手册

Linux-RT内核简介RT-Linux(Real-TimeLinux)亦称作实时Linux，是Linux中的一种硬实时操作系统，它最早由美国墨西哥理工学院的V.Yodaiken开发。产品资料提供的Linux-RT内核应用了开源的RTPREEMPT机制进行补丁。PREEMPT_RT补丁的关键是最小化不可抢占的内核代码量，同时最小化必须更改的代码量，以便提供这种附加的可抢占性。PREEMPT_RT补

Tronlong创龙·2025-05-27 01:51

基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)

1、简介RFSOC数模混合信号处理卡，采用XilinxZYNQUltraScale+RFSoC27DR或47DR，实现了8路ADC和8路DAC端口，并支持外部同源参考时钟。

VX15600254840·2025-05-24 06:15

基于RFSOC27DR/47DR FPGA的光纤基带信号处理板(RFSOC_V20)

1、简介RFSOC数模混合信号处理卡，采用XilinxZYNQUltraScale+RFSoCZU27DR，实现了8路ADC和8路DAC端口，并支持外部同源参考时钟。

VX15600254840·2025-05-24 06:14

基于 ZU49DR FPGA 的无线电射频数据采样转换开发平台核心板

无线电射频数据采样转换开发板及配套开发平台的核心板，该SOM核心板是一个最小系统，包括AMD公司的ZynqUltraScale+RFSOC第3代系列XCZU49DR-2FFVF1760IFPGA、时钟、

FPGA_ADDA·2025-05-24 06:10

什么是ZYNQ？它和FPGA有什么区别？这篇文章帮你快速了解ZYNQ!

什么是ZYNQ？它和FPGA有什么区别？这篇文章帮你快速了解ZYNQ什么是ZYNQ呢？

FPGA工程狮-阿水·2025-05-23 00:18

ultrascale和arm区别_ZYNQ UltraScale+ MPSoc FPGA初学笔记

前言最近要做新的设计用到XilinxZYNQUltraScale+MPSoc系列的芯片。文档看到吐，阅读间隙和妹子聊天，还被吐槽太闲。

weixin_39531582·2025-05-22 16:06

xilinx各芯片产品选型引导手册product selection guide（ FPGA中zynq UltraScale+ MPSOC的概念理解）

终于搞懂了，之前一直分不清，以为zynq是PS+PL端的SOC总称，所以什

nature_forest·2025-05-22 16:05

网线直连模式下，ubuntu虚拟机与zynq开发板互ping

目的：想要使用网线将windows网口与zynq开发板网口直连，可以实现通过nfs（networkfilesystem)挂载在ubuntu中的根文件系统，从而运行linux，方便linux的驱动开发。

GBXLUO·2025-05-17 02:32

在线逻辑分析仪、ILA IP核的使用中遇到的问题以及解决办法

领航者ZYNQ在线逻辑分析仪（ILA）使用问题分析与优化本文基于《1_【正点原子】领航者ZYNQ之FPGA开发指南V3.2》第22章呼吸灯实验中在线逻辑分析仪（ILA）的使用流程，对实验过程中遇到的两类典型问题展开分析

清跞·2025-05-13 23:51

学习使用Vivado和SDK进行Xilinx ZYNQ FPGA开发 | （十二）Verilog程序设计举例 | 2023.11.6/星期一/天气晴

系列文章目录专栏系列文章：学习XilinxZYNQFPGA开发文章目录系列文章目录摘要一、设计思路二、创建Verilog源文件三、编写Verilog源程序或门模块my_or2.v半加器模块h_adder.v

杨肉师傅·2025-05-10 15:39

62_ZYNQ7020开发板_SD/QSPI实现Vivado的PL端程序和SDK程序同时运行

一米八零的昊哥·2025-05-09 17:35

FPGA----基于ZYNQ 7020实现定制化的EPICS通信系统

引言：前文我们降到了，使用alinx提供的sd卡，直接在上面编译即可。那么，如果我们的在FPGA侧有一些个性化的开发，那么生成的image.ub和boot.bin将于原sd卡中的不一致，我们应该如何坐呢？补充知识点：在PetaLinux系统中，将BOOT.BIN、image.ub和根文件系统（如rootfs.ext4）分开存放在不同的分区是一种常见且推荐的做法。这种分离提供了更大的灵活性和可维护性

发光的沙子·2025-05-08 16:24

XCZU19EG-2FFVC1760I Xilinx赛灵思FPGA Zynq UltraScale+MPSoC

XCZU19EG-2FFVC1760I属于ZynqUltraScale+MPSoCEG（EnhancedGeneral）系列，采用20nmFinFET+工艺制造，该型号的速度等级为-2（0.85VVCCINT

XINVRY-FPGA·2025-05-08 05:17

ZYNQ petalinux 2022 DMA调试

前言自己原来做ARM方向的，都是飞思卡尔或者TI的平台，这次由于项目原因使用了ZYNQ，由于功能需要，PS和PL之间需要使用较快的通信。所以使用了DMA进行通信。那么故事就这么开始了。

青澜爸爸·2025-05-04 14:38

zynq linux 添加设备IP

linux操作系统一般可以通过Ifconfigeth0:0192.168.0.10添加临时IP,这种重启就会失效，C代码编码可以直接在程序中通过system(“Ifconfigeth0:0192.168.0.10”)直接实现

FPGA_Linuxer·2025-05-04 14:37

ZYNQ使用petalinux方式移植linux

一、安装petalinux.安装虚拟机，在虚拟机里安装linux系统（ubuntu16.04.7LTS）虚拟机里磁盘尽量留大点，建议60G。建议安装VMwareTools，Win11用户建议安装VMware17.5，不然启动虚拟机可能遇到蓝屏问题。开发工具：vivado2017.1(Windows11下)+petalinux2017.1(Linux下)更新apt-getsudoapt-getupd

工匠Sola·2025-05-04 05:13

ZYNQ 基于OCM实现AMP双核petalinux开发流程

一，基本开发流程1，软件平台：Windows64位环境下，Vivado2017.04版本+SDK2017.04版本，Linux环境下（Ubuntu16.04），Petalinux2017.04版本，ZYNQ7z10clg400

寒听雪落·2025-05-04 05:13

ZYNQ X7Z020 PL端程序固化指南

ZYNQX7Z020PL端程序固化指南【下载地址】ZYNQX7Z020PL端程序固化指南分享对于那些专注于FPGA设计，而不涉及ZYNQ的ARM处理器（PS部分）的应用场景，本资源尤其重要。

鲁嫒妮Gale·2025-05-03 07:41

Petalinux快速入门向导 (9) 第八章.驱动开发的一些小技巧

1.前提具备c语言背景基本的linux命令2如何找到驱动对应的源代码2.1怎么找到dts目录find-namezynq*.dtsi.

王师傅MasterWang·2025-05-02 20:02

ZYNQ axi_uartlitle IP核扩展232或者422

我的另外一篇博客：ZYNQaxiuart16550IP核扩展485接口使用ZYNQaxiuart16550IP核扩展485接口使用_wangjie36的博客-CSDN博客_uart16550一，uartlittle

寒听雪落·2025-04-30 12:26

ZYNQ PL与PS交互：BRAM（一）

在做项目时，需要用到ZYNQPL端与PS端的交互，目前采用BRAM的方式，PS端每次写入128bit，BRAM深度为1024，需要用到4个36k的BRAM资源。

小宿在努力·2025-04-28 00:01

ZYNQ DMA实战指南：PS与PL高效通信的底层密码（附创新优化方案）

当ZYNQ遇上DMA，一场跨越ARM与FPGA的通信革命在嵌入式系统设计领域，ZYNQ系列芯片凭借其革命性的异构架构（PS+PL）成为高性能计算领域的明星。

芯作者·2025-04-27 09:24

[实战]zynq7000设备树自动导出GPIO

目录zynq7000设备树自动导出GPIO添加设备树节点验证实验结论zynq7000设备树自动导出GPIO今天无聊，掏出我82年产的microzed玩一玩。玩啥好呢，要不点个灯吧。

开发者认证为什么要改昵称呢·2025-04-25 07:52

Zynq7020 制作boot.bin及烧录到开发板全流程解析

Zynq7020作为Xilinx推出的经典SoC芯片，其PS（ProcessingSystem）与PL（ProgrammableLogic）协同工作的特性使其在嵌入式开发中广泛应用。

芯作者·2025-04-24 20:03

选型宝典（一）AMD Xilinx 7系列FPGA选型指导

28nmFPGA包含了多个不同的产品线，如Spartan-7、Artix-7、Kintex-7和Virtex-7以及ZYNQ7000。

迪普微社区·2025-04-23 12:29

XCZU27DR‑2FFVE1156I Xilinx Zynq UltraScale+ RFSoC

一、概述XCZU27DR‑2FFVE1156I属于Zynq®UltraScale+™RFSoCGen2系列，采用TSMC16nmFinFET+工艺，SpeedGrade‑2，集成了ARM处理系统、可编程逻辑与高性能射频数据转换单元

XINVRY-FPGA·2025-04-23 12:28

ZYNQ Lwip-TCP数据发送 tcp_write()、tcp_output() 、tcp_sent()

tcp_write()、tcp_output()和tcp_sent()是在TCP通信过程中用于数据发送、控制和确认的关键函数，通常在一起配合使用。让我们通过详细讲解每个函数，并解释它们之间的关联。1.tcp_write()——写数据到发送缓冲区作用：tcp_write()用于将用户数据写入到TCP的发送缓冲区中，并等待后续通过TCP/IP协议栈发送出去。该函数不会直接发送数据，而是将数据放入缓冲区

爱吃羊的老虎·2025-04-21 19:49

axi ps读写pl_「正点原子FPGA连载」第十五章AXI4接口之DDR读写实验

1)摘自【正点原子】领航者ZYNQ之嵌入式开发指南2)实验平台：正点原子领航者ZYNQ开发板3)平台购买地址：https://item.taobao.com/item.htm?

weixin_39835147·2025-04-20 23:25

usb接口程序设计_「正点原子FPGA连载」第十五章AXI4接口之DDR读写实验