Zynq®

ZYNQ AC7020C的“点LED”实验

一、创建Vivado工程1、启动Vivado2、在Vivado开发环境里点击“CreateNewProject”，创建一个新的工程3、弹出一个建立新工程的向导，点击“Next”4、在弹出的对话框中输入工程名和工程存放的目录。需要注意工程路径“Projectlocation”不能有中文、空格，路径名称也不能太长。此处工程名取为project_1led。5、在工程类型中选择“RTLProject”6、
十六追梦记·2024-01-28 13:11

（12）Zynq CAN控制器介绍

1.1ZynqCAN控制器介绍1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）ZynqCAN控制器介绍；5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2024-01-26 11:55

ZYNQ学习之旅--PS_QSPI读写flash

目录标题简介BD设计软件设计简介ZYNQ中的QSPIFlash控制器可以工作在三种模式下：I/O模式、线性地址模式，以及传统SPI模式。在I/O模式中，软件负责实现Flash器件的通信协议。
来不及了，快上车·2024-01-26 10:26

FPGA高端项目：Xilinx Zynq7020系列FPGA多路视频拼接 工程解决方案 提供6套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我已有的FPGA视频拼接叠加融合方案本方案在XilinxKintex7系列FPGA上的应用本方案在XilinxArtix7系列FPGA上的应用3、设计思路框架视频源选择ov5640i2c配置及采集动态彩条多路视频拼接算法图像缓存视频输出PL端逻辑工程源码架构PS端SDK软件工程源码架构4、工程源码11：掌握1
9527华安·2024-01-26 07:42

Zynq学习笔记：02 HDL和Vivado框图

视频：CombiningmyownHDLwiththeVivadoblockdiagram!Fromthisimageyoucanseethatthisiswhatit'slikebeforewhichisbasicallyjusttheblockdiagram.AndVivadohasthiswrapperfilethatitcreatesanditisforwardingtheseintern
圆喵喵Won·2024-01-26 00:12

Zynq项目中使用ILA（内置逻辑分析仪）分析信号

视频：ILAinaZynq:Viewsignalsinhardware!
圆喵喵Won·2024-01-26 00:12

Zynq学习笔记：00 Vivado block diagram

v=UZ3FnZNlcWk1.新建工程，创建块设计并命名ZynqSoC由PS(ProcessingSystem)和PL(ProgrammableLogic)组成，PL相当于FPGA，PS相当于CPU。
圆喵喵Won·2024-01-26 00:41

ZYNQ-7020 集成了运行NI Linux Real‑Time的实时处理器,支持FPGA二次开发

模拟和数字I/O，667MHz双核CPU，512MBDRAM，512MB存储容量，Zynq-7020FPGACompactRIOSingle-Board控制器sbRIO‑9637是一款嵌入式控制器，在单块印刷电路板
深圳信迈科技DSP+ARM+FPGA·2024-01-25 01:07

【进口控制器替代】基于Zynq-7020 FPGA的NI 8槽CompactRIO控制器

667MHz双核CPU，512MBDRAM，1GB存储容量，Zynq-7020FPGA，更宽工作温度范围，8槽CompactRIO控制器cRIO-9068是一款坚固耐用的无风扇嵌入式控制器，可用于高级控制和监测应用
深圳信迈科技DSP+ARM+FPGA·2024-01-24 07:36

使用 FPGA 播放 SD 卡中的音频文件

下一步，我们向该I2S发送器添加AXI-Stream接口，这样我们就可以将发送器与ZYNQ的处理系统连接，还可以从SD卡读取音频数据。为此，创建一个新的top设计。
OpenFPGA·2024-01-24 07:00

14025.ZynqMP System Monitors 监控模块

文章目录1背景2ZynqMpSystemMonitors2.1Introduction2.2Features2.3PLSYSMONModule2.4PSSYSMONModule2.5编程示例1背景本文背景需要获取
xhome516·2024-01-23 19:13

【ZYNQ入门】第七篇、AXI Lite协议使用方法

SDK的调用方法1、调用方法2、AXI_Lite.c代码3、仿真测试3.1、main.c文件3.2、仿真的结果第四部分、总结第一部分、参考文章关于AXI总线的相关知识，大家可以参考我之前写的这篇文章：【ZYNQ
大屁桃·2024-01-23 15:22

【ZYNQ入门】第九篇、双帧缓存的原理

目录第一部分、基础知识1、HDMI视频撕裂的原理2、双帧缓存的原理第二部分、代码设计原理1、AXI_HP_WR模块2、AXI_HP_RD模块3、Blockdesign设计第三部分、总结1、写在最后2、更多文章第一部分、基础知识1、HDMI视频撕裂的原理在调试摄像头的时候，摄像头采集的图像的分辨率为2200*1125@30Hz，因此摄像头采集图像的速率为30帧/s。而显示器的分辨率为1920*108
大屁桃·2024-01-23 15:22

【ZYNQ入门】第八篇、基于Lwip构建TCP服务器

目录第一部分、基础知识1、小白入门必看文章2、什么是Lwip？3、什么是TCP/IP协议？4、MAC地址、IP地址、子网掩码、网关4.1、MAC地址4.2、IP地址4.3、子网掩码4.4、网关第二部分、硬件搭建第三部分、软件代码1、SDK工程的建立2、利用工具测试TCP链路性能2.1、利用电脑直接去ping2.2、用iperf软件工具去测试第四部分、总结1、测试工具下载链接2、交流群第一部分、基础
大屁桃·2024-01-23 15:51

【ZYNQ入门】第十篇、基于FPGA的图像白平衡算法实现

目录第一部分、关于白平衡的知识1、MATLAB自动白平衡算法的实现1.1、matlab代码1.2、测试效果1.3测试源图2、为什么摄像头采集的图像要做白平衡3、自动白平衡算法总结4、FPGA设计思路4.1、实时白平衡的实现4.2、计算流程优化思路第二部分、硬件实现1、除法IP核的调用方法2、乘法IP核的调用方法3、verilog代码第三部分、实现结果1、白平衡前后对比2、总结第一部分、关于白平衡的
大屁桃·2024-01-23 15:20

FPGA高端项目：Xilinx Zynq7020 系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在XilinxArtix7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产FPGA高云系列上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集动态彩条图像缩放模块详解图像缩放模
9527华安·2024-01-23 06:52

ZYNQ程序固化

一、简介ZYNQSoc的启动和配置过程中，既需要PS的配置信息，又需要PL的配置信息。ZYNQ系列是没有办法只固化P
暴风雨中的白杨·2024-01-23 06:51

【ZYNQ】基于 BRAM 的 PS 与 PL 数据交互

目录实验目的硬件设计SDK设计板级验证更多内容在ZYNQ开发过程中，我们经常遇到需要PS和PL数据交互的场合，通常使用的方法有DMA、BRAM等。
Hello阿尔法·2024-01-22 21:02

Alinx ZYNQ 7020 LED调试--in RAM

./01_led/led.runs/impl_1/led.bit程序烧录到Flash中ZYNQ与以往的直接烧录Flash不同，首先必须PS，然后烧录PL,参考这个实例。
Kent Gu·2024-01-21 20:37

ZYNQ学习笔记-LINUX篇-字符设备驱动控制AXI-GPIO

ZYNQ学习笔记硬件平台：zynq-7000&xc7z100ffg900-2linux开发平台：ubuntu16.04.4LTSzynq-linux内核：linux-xlnx-xilinx-v2017.4LINUX
mlia·2024-01-20 15:30

FPGA物理引脚，原理（Pacakge and pinout）-认知3

画FPGA芯片引脚封装图（原理），第一是参考开发板(根据一下描述了解总览），第二是研究Datasheet.ASCIIPinoutFileZynq-7000AllProgrammableSoCPackagingandPinout
Kent Gu·2024-01-19 13:25

编程判断输入一个文件是否为可执行文件_【正点原子FPGA连载】第三章Linux C编程入门-领航者ZYNQ之linux开发指南...

1）实验平台：正点原子领航者ZYNQ开发板2）平台购买地址：https://item.taobao.com/item.htm?
weixin_39976153·2024-01-19 02:33

Zynq7020 使用 Video Processing Subsystem 实现图像缩放

1、前言没玩过图像缩放都不好意思说自己玩儿过FPGA，这是CSDN某大佬说过的一句话，鄙人深信不疑。。。目前市面上主流的FPGA图像缩放方案如下：1：Xilinx的HLS方案，该方案简单，易于实现，但只能用于Xilinx自家的FPGA；2：非纯Verilog方案，大部分代码使用Verilog实现，但中间的fifo或ram等使用了IP，导致移植性变差，难以在Xilinx、Altera和国产FPGA之
攻城狮Wayne·2024-01-16 12:17

Zynq7000系列 PSPL交互之DDR数据读取正确性问题

PSPL交互之DDR数据读取正确性问题文章目录PSPL交互之DDR数据读取正确性问题前言前言之前负责PSPL交互处理时遇到的cache和DDR数据内容不一致导致读取数据错误的问题，想起来了简单记录一下Zynq
La fille, Lynn!·2024-01-16 03:07

快速入门系列--AXI总线协议

最近想写一篇关于ZYNQ快速入门的文章，而由于ZYNQ的精髓实质上是如何建立ARM和FPGA之间的联系，所以准备先写一篇关于AXI协议快速入门的文章来打一下基础，也是顺便让我回忆一下AXI协议。
小林家的龙小年·2024-01-15 17:10

RK3399/RK3588+pcie+Zynq 多核架构可穿戴设备设计方案

在很多领域，人们对可穿戴设备的可靠性有着非常高的要求。这些使用场景不仅丰富多样，而且复杂多变。这使得可穿戴设备不仅需要应对应用和系统本身的状态变化，也要考虑到设备所处环境所带来的异常情况。所以，针对不同安全等级的任务制定不同的调度策略，有利于可穿戴设备在复杂的运行环境下最大程度地保证系统的可靠性。3.2调度平台需求分析可穿戴设备具有应用场景丰富、任务类别众多等特点。然而对于大部分场景来说，能够提供
深圳信迈科技DSP+ARM+FPGA·2024-01-15 02:31

zybo——嵌入式笔记

zynq——嵌入式学习笔记(GPIO之MIO控制LED)GPIO是一个外设，用来对器件的引脚作观测（input）以及控制（output，通过MIO模块）。
爱写代码的刚子·2024-01-14 23:51

FPGA_ZYNQ_XADC

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、ADC介绍二、使用步骤1.搭建FPGABD工程1.1新建工程1.2搭建FPGABD工程1.3生成bit文件导入硬件加载SDK2.新建SDK工程3.代码分析代码分析总体步骤：前言使用芯片内部XADC采集片上电压以及温度一、ADC介绍Xilinx7系列的ADC是一个双12位分辨率的而且每秒一兆（MSPS,1Megasamp
小白520号·2024-01-14 15:04

【FPGA】Xilinx_ZYNQ7Z020——6. PS定时器中断

文章目录6.PS定时器中断工程创建SDK下载调试6.PS定时器中断工程创建复制之前的ps_hello工程在弹出的对话框中填写新的工程名“ps_timer”，选择创建工程子目录PS里的定时器，因为不需要管脚输出，就不用配置管脚SDK运行SDK&
xyz_·2024-01-14 15:04

ZYNQ PS端MIO的使用——FPGA Vitis篇

文章目录1.前言2.MIO介绍3.Vivado工程编写4.Vitis工程编写5.实验小结A.附录B.工程源码下载1.前言本实验介绍如何使用ZYNQ芯片PS端的MIO。
BIGMAC_1017·2024-01-14 15:34

Xilinx_ZYNQ7020_自定义IP开发文档

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-2FaM6NWy-1582858270651)(media/aab71e0ee5f6d827823f26628900ce6d.png)]ZYNQ
weixin_43354598·2024-01-14 15:04

Xilinx ZYNQ简介

ZYNQ是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC），它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。
耐心的小黑·2024-01-14 15:33

ALINX_ZYNQ_MPSoC开发平台FPGA教程：PL的点灯实验

前言目标：每秒翻转一次LED我会在前言中记录自己通过本实验学到的东西ZYNQ-7000的PL部分使用的时钟是200M的差分时钟，通过有源晶振提供（有源：一上电就产生时钟信号），而PS部分使用的也是有源时钟
崽崽今天要早睡·2024-01-14 15:02

ZYNQ学习笔记（三）---Xilinx软件工具介绍与FPGA开发流程

有了先前两节的基础，我们对Zynq-7000系列芯片的一些片上资源就有了一些初步的知悉，那么现在我们就要开始对这款芯片进行设计和开发了。
Zhou1f_SUDA·2024-01-14 15:32

FPGA系统性学习笔记连载_Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇

四、ZYNQ芯片内部用硬件实现了AXI总线协议，包括9个物理接口，分别为AXI-GP0~AXIGP3，AXI-HP0~AXI-HP3，AXI-ACP接口。
ONEFPGA·2024-01-14 15:01

FPGA_ZYNQ （PS端）开发流程（Xilinx软件工具介绍）

【前言】1.1XilinxZynqSoC系列针对不同的应用领域，Xilinx公司设计开发了各种逻辑资源规模和集成各种外设功能的ZynqSOC器件，包括专为成本优化的Zynq-7000平台，面向高性能实时计算应用领域的
伊宇韵·2024-01-14 15:59

ZYNQ开发（七）Linux开发之Petaliunx的设计流程（SD卡启动）

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等1、创建Vivado硬件平台①在Windows系统下使用Vivado生成项目工程，生成.SDK后缀的文件②创建了一个名为petalinux的目录，并在petalinux目录下创建了hdf目录用于存
小灰灰的FPGA·2024-01-14 06:55

基于ZYNQ的千兆网项目(3)

基于ZYNQ的UDP实现项目简述UDP简述PL端设计PS端设计下板测试总结项目简述前面的文章讲解了TCP客户机与主机在ZYNQ上面的实现，其实说白了就是调用现成的API函数，这点与FPGA的设计其安全不同
朽月·2024-01-13 11:26

zynq7010/zynq7020系列FPGA的输入输出延时、建立保持时间（setup/hold）

zynq7010/zynq7020系列FPGA的输入输出延时、建立保持时间（setup/hold）——zynq7000系列的建立保持时间需要从其开关特性手册中查询，本文参考了ds187手册中的相关内容，
大功率灯泡·2024-01-12 09:19

Zynq 电源

ZYNQ芯片的电源分PS系统部分和PL逻辑部分，两部分的电源分别是独立工作。PS系统部分的电源和PL逻辑部分的电源都有上电顺序，不正常的上电顺序可能会导致ARM系统和FPGA系统无法正常工作。
乾 乾·2024-01-12 09:16

008-关于FPGA/ZYNQ直接处理图像传感器数据输出的若干笔记（裸板采集思路）

、图像传感器的参数解析三、图像传感器中的全局曝光和卷帘曝光四、处理传感器图像数据流程1.研究当前图像传感器输出格式2.FPGA处理图像数据总结前言最近也是未来需要考虑做的一件事情是，如何通过FPGA/ZYNQ
技术小董·2024-01-12 09:15

江山易改本性难移之ZYNQ SDK QSPI固化bug及其解决方法

查资料发现从VIVADO2017.3版本开始，Xilinx官方为了使Zynq-7000和ZynqUltraScale+实现流程相同，在QSPIFLASH使用上做了变化，即Zynq-7000编程flash
Tracy喵喵·2024-01-11 14:01

EBAZ4205矿渣板zynq无法加载固件

1.故障现象：板子上电后无法加载固件，FPGAconfig_done指示灯不亮，JTAG可以扫描到PL和PS。2.故障排查在VIVADO中创建工程，添加了AXI_GPIO，导出到SDK中，在SDK中创建一个FSBL，下载BIT流后，使用FSBL进行单步调试。在运行到DDR检测部分代码的时候返回了错误的返回值，说明是DDR故障导致的FSBL无法继续向下运行去初始化硬件配置、检测启动模式引脚和加载FL
bifudoph·2024-01-11 10:11

矿渣板EBAZ4205上电后能够启动固件，JTAG无法扫描到PL和PS

但是使用JTAG无法在VIVADO中扫描到ZYNQ的PL和PS。
bifudoph·2024-01-11 10:11

JTAG 扫描不到EBAZ4205 ZYNQ PS原因分析

1.MIO[2]引脚电平通过JATG调试ZYNQ芯片时，发现在进行PS端应用程序debug情况下提示无法找到ARM设备；但是在Vivado环境下能连接到设备，就是说PL端可以正常使用，PS端无法使用。
bifudoph·2024-01-11 10:08

openwifi总体介绍

一、板子选择首先要确定自己的板子能不能用，我手里有zynq7020，通过查找资料[1]，我发现我的应该是行的。参考资料1、AD936x+ZYNQ搭建OpenWIFI_碎碎思的博客-CSDN博客
youzjuer·2024-01-11 08:00

基于sdrpi的openwifi实践5：启动openwifi开始实验

（1），此处跳线选择ZYNQ的启动模式，如图PIN1和PIN2相连是SD启动模式。如果PIN2和PIN3相连是FLASH启动模式，如果PIN3和PIN4相连是JTAG启动模式（即在线调试模式）。
mcupro·2024-01-11 08:47

OpenWiFi简介与学习记录

1.OpenWiFi简介OpenWiFi是一个基于zynq+AD9361的软件定义无线电（SDR）设计，是IEEE802.11/WiFi协议的实现。作者是JiaoXianjun。
BIGWJZ·2024-01-11 08:39

006-Zynq图像传输中cache刷新对视频的影响（讲究一个恰到好处）

文章目录前言一、cache是什么玩意儿？二、解决方法1.Xil_DCacheInvalidateRange函数2.未刷新前的问题3.带刷新后的效果总结前言也是移植过程中遇到的一个问题，尝试了一些解决方案，也算是解决了这个问题。这个问题出现在通过以太网传输分辨率为1280*720，帧率为30Fps的图像过程中。在初始化的时候，初始了Xil_DCacheDisable(void)这个函数，相当于直接用
技术小董·2024-01-10 13:41

005-Zynq基操之如何去玩EMIO接口（走过路过千万不要错过）

文章目录前言一、EMIO是啥含义二、两种EMIO的使用1.PS端外设引出来的EMIO2.正常的EMIO口3.PS端驱动源码总结前言今天分享这个主要原因是，把最基础的EMIO接口弄清楚咋操作的，咱们就可以做一些由PS端控制PL端的器件小功能，最常见的就是我们驱动某些图像传感器时，需要配置一些信号啥的，包括复位信号，休眠信号这些（对，我说的就是你，ov5640的rst和pwdn信号），学会了最基础的操
技术小董·2024-01-10 13:11
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他