verilog基础运算——拼接运算、全加器、阻塞与非阻塞、D触发器、移位寄存器、8-3编码器、3-8解码器等
verilog基础运算与FPGA中LUT的理解1、verilog位拼接运算符位拼接运算符定义和tb仿真2、三人表决器确定输入输出以及真值表根据真值表写出输出表达式根据表达式得到逻辑电路图3、半加器半加器是对两个一位二进制数进行相加,产生“和”、“进位”。确定输入和输出后写真值表根据真值表得到输出表达式4、全加器5、数据选择器经过选择,把多个通道的数据传到唯一的公共数据通道上。6、8-3编码器7、3