E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
fpgaverilog
【AG32VF407】国产MCU+FPGA Verilog双边沿检测输出方波
视频讲解[AG32VF407]国产MCU+
FPGAVerilog
双边沿检测输出方波实验过程本次使用使用AG32VF407开发板中的FPGA,使用双clk的双边沿进行检测,同步输出方波同时可以根据输出的方波检测
LitchiCheng
·
2024-02-01 10:18
fpga
fpga开发
单片机
嵌入式硬件
[AG32VF407]国产MCU+FPGA Verilog编写控制2路gpio输出不同频率方波实验
视频讲解[AG32VF407]国产MCU+
FPGAVerilog
编写控制2路gpio输出不同频率方波实验实验过程根据原理图,选择两个pin脚作为输出修改VE文件,clk选择PIN_OSC,使用内部晶振8Mhz
LitchiCheng
·
2024-01-31 07:51
fpga
fpga开发
单片机
嵌入式硬件
【学习】FPGA verilog 编程使用vscode,资源占用多 卡顿 卡死 内存占用多解决方案
问题描述
FPGAverilog
编程使用vscode,资源占用多卡顿卡死内存占用多解决方案。32G内存,动不动就暂用50%!!
神仙约架
·
2024-01-14 06:06
xilinx
fpga开发
学习
vscode
卡顿
八分频FPGA设计
八分频
FPGAVerilog
设计顶层模块modulesiv(clk,pwm);inputclk;outputregpwm;reg[2:0]c;always@(posedgeclk)beginc<=c+1
Mr. Qu
·
2023-11-09 11:56
Verilog
FPGA
Verilog
八分频
FPGA Verilog基本语法及模块说明
文章目录1.
FPGAVerilog
基本语法及其说明(附)assign/always语法格式2.模块(module)2.1模块简介2.2模块结构2.3模块解析2.3.1端口定义2.3.2参数定义2.3.3
Zz小叔
·
2023-11-03 18:01
fpga开发
简易DDS信号发生器记录
简易DDS信号发生器学习资料:野火升腾Pro《
FPGAVerilog
开发实战指南——基于XilinxArtix7》2021.11.161.理论知识DDS是直接数字式频率合成器(DirectDigitalSynthesizer
yan__sha
·
2023-10-12 22:17
FPGA学习笔记
fpga开发
基础设计四——FPGA学习笔记<5>
顶层模块仿真设计二.简易DDS信号发生器简介代码设计(1)整体设计(2)DDS部分仿真三.简易电压表简介代码设计(1)ADC(2)顶层仿真前置学习:基础设计三——FPGA学习笔记<4>参考书目:《野火
FPGAVerilog
switch_swq
·
2023-10-03 13:38
FPGA
学习笔记
fpga开发
学习
笔记
【FPGA】通俗理解从VGA显示到HDMI显示
注:大部分参考内容来自“征途Pro《
FPGAVerilog
开发实战指南——基于AlteraEP4CE10》2021.7.10(上)”贴个下载地址:野火FPGA-Altera-EP4CE10征途开发板_核心板
GGGLF
·
2023-09-07 07:38
fpga开发
FPGA实现二进制转BCD码
4bit二进制码表示一个十进制码例如,432(d)=0100-0011-0010(bcd)这里具体的判断方法为:(满5)加3法二进制位宽为W,则BCD位宽只需要(W+(W-4)/3+1)位2、参考链接
FPGAVerilog
青柠Miya
·
2023-08-04 16:01
FPGA学习
fpga开发
算法
bcd实现
基于 FPGA 的EtherCAT 主站设计研究 ethercat 主站 FPGA verilog 代码
基于FPGA的EtherCAT主站设计研究ethercat主站
FPGAverilog
代码高速、高精度控制是CNC技术发展的目标,多轴、多通道复合加工更是业内技术研究的核心。
「已注销」
·
2023-04-02 23:30
fpga开发
FPGA: SPI-FLASH连续写方式2 (附完整工程)
最近学了野火FPGA基于SPI协议的Flash驱动控制,在连续写的实验中,有两种方式实现如下图(在野火
FPGAVerilog
实战指南截的图)在野火的教学视频里,只教了第一种实现方式。
阿里阿卡通
·
2023-04-02 13:49
fpga开发
FPGA verilog 临近插值任意比例视频缩小代码(多像素并行,能支持8K60)
本文链接:https://blog.csdn.net/qq_46621272/article/details/127193475
FPGAverilog
临近插值任意比例视频缩小代码(多像素并行,能支持8K60
老皮芽子
·
2023-02-21 08:56
视频处理
fpga开发
图像缩放
使用Verilog HDL在FPGA上进行图像处理
在这个
FPGAVerilog
项目中,Verilog实现了一些简单的处理操作,例如反转,亮度控制和阈值操作。通过“parameter.v”文件选择图像处理操作,然后将处理后的图像数据
亚图跨际
·
2023-02-05 08:35
电子
Verilog
FPGA
FPGA按键消抖—两种按键消抖形式的对比
仿真波形图3、第二种方式①代码如下:②仿真测试代码③仿真波形图总结前言按键消抖是FPGA学习中的一个必备的基础知识模块,在我的学习过程中,共碰到过两种按键消抖模块,分别是在**《小梅哥FPGA自学笔记》和《
FPGAVerilog
南邮学渣
·
2022-12-17 10:02
我的FPGA自学笔记
fpga开发
rtl8221b+mcu,2.5g光纤收发器的开发备份
gmii接口直接接光模块2、mdio和mdc由mcu的gpio来模拟,在csdn上有很多的文章来参考mdio的参数如下不想看英文可以参考下面的文章MDIO(clause22与clause45)接口简介以及
FPGAVerilog
buildroot
·
2022-12-14 16:58
realtek
phy
单片机
嵌入式硬件
IIC及DDR3读写控制学习
一、学习历程1.IIC协议IIC协议是参照野火的教程学的,为PDF文件:征途Pro《
FPGAVerilog
开发实战指南——基于Alte
依旧是
·
2022-12-05 18:19
fpga开发
FPGA硬件工程师Verilog面试题(三)
个人主页:嵌入式基地系列专栏:
FPGAVerilog
习题专栏网上关于嵌入式的面试练习网站很少,这里给大家推荐一款Verilog在线刷题神器,从基础到大厂面试题点击跳转刷题网站进行注册学习微信公众号:嵌入式基地
嵌入式基地
·
2022-11-03 19:20
牛客网FPGA面试刷题专栏
fpga开发
面试题
嵌入式
嵌入式硬件
verilog
FPGA verilog 临近插值任意比例视频缩放代码
本文链接:https://blog.csdn.net/qq_46621272/article/details/126520389
FPGAverilog
临近插值任意比例视频缩放代码文章目录@[TOC](文章目录
老皮芽子
·
2022-09-22 14:56
视频处理
fpga开发
Verilog
视频缩放
图像缩放
图像处理
FPGA verilog 临近插值任意比例视频缩小代码
本文链接:https://blog.csdn.net/qq_46621272/article/details/120917913
FPGAverilog
临近插值任意比例视频缩小代码视频分割算法。
老皮芽子
·
2022-08-23 21:12
视频处理
视频算法
FPGA
Verilog
视频缩放
FPGA Verilog语言常用语法
本文介绍
FPGAVerilog
语言语法知识。1.逻辑值,Verilog语言中有四种逻辑值,分别代表4中逻辑状态,逻辑1:高电平状态、逻辑0:低电平状态、逻辑X:不定状态、逻辑Z:高阻状态。
zhongmingyuan
·
2020-08-22 22:11
杂记
Verilog语句内延迟与语句间延迟的区别
大早晨的被问及
FPGAVerilog
语法中语句间延迟与语句内延迟的区别。
liujiacheng133
·
2020-08-14 02:22
FPGA
FPGA verilog做基于模板的图像处理的方法
FPGAverilog
做基于模板的图像处理的方法首先,在如今CPU和GPU具有极强计算能力的情况下,为什么还要考虑用FPGA做图像处理呢?
Luchang-Li
·
2020-07-05 18:58
FPGA
【图像处理】基于FPGA verilog 边缘检测图像处理sobel算子实现
项目:【基于
FPGAverilog
边缘检测图像处理sobel算子实现项目介绍:Sobel边缘检测算子是一阶导数,Sobel边缘检测算法的实现是利用3*3个上下左右相邻的像素点进行计算的,根据上下左右像素点的值计算出图像的水平和垂直的梯度
张华山
·
2020-07-05 07:05
【图像处理】FPGA verilog实现16位RGB的图像的灰度转换
项目:
FPGAverilog
实现16位RGB的图像的转换为8位宽的灰度图。项目需要的模块:调用一个RAM,16*22500,灰度处理模块和VGA800X600模块。
张华山
·
2020-07-05 07:05
Verilog设计流水灯(一)
话不多说,先上一个模块,
FPGAVerilog
设计的重中之重就是模块化设计
最佳损友Eason
·
2020-06-21 06:34
Verilog数字系统设计
FPGA Verilog 并行全比较算法(大点数)
FPGAVerilog
并行全比较算法(大点数)排序算法的意义:排序是一种重要的数据运算,传统的排序方法主要靠软件串行方式实现,包括冒泡法、选择法、计数法等,这些算法大多采用循环比较,运算费时,实时性差。
小李好好学
·
2018-08-28 10:40
ZYNQ
FPGA实验案例
本文适合刚开始接触
FPGAverilog
语言的初学者阅读。能让初学者快速了解HDL语言的特性。从而更好,更快的进行硬件的开发。
finlu
·
2018-07-27 00:06
LATTICE FPGA IO 约束设置 初探
LATTICEFPGAIO约束设置初探分类:
FPGAverilog
2012-08-1822:18 1179人阅读 评论(0) 收藏 举报iodelayinputoutputqq最近在边学边开发一个LATTICEFPGA
angelbosj
·
2014-07-23 13:00
FPGA
FPGA
Verilog
lattice
上一页
1
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他