龙芯提供GMAC控制器，网络控制器主要接口有，MII、RMII、GMII、SNI等接口模式。本系统选择的是MII接口模式，MII接口模式是

简介MII是英文MediumIndependentInterface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII

ksz8863是一款交换芯片，结构如下：有2个完整的MAC+PHY，还有第三路网口，只有一个MAC3，右边是switch逻辑，下边是控制接口，支持i2c/spi/smi1.片子的rmii/mii接口支持

GPIO_ETH_MediaInterface) {   assert_param(IS_GPIO_ETH_MEDIA_INTERFACE(GPIO_ETH_MediaInterface));    /* Configure MII_RMII

其中网络变压器到PHY之前传输接口一般为MDI，而PHY到MAC之前的传输接口一般包括有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII

MII模式和RMII模式。这2个模式可以百度文库里面去寻找，里面有非常详细的说明。这里我就大概描述一下。MII模式是25M的时钟4个bit单沿触发。

以太网媒体接口有：MII、RMII、SMII、GMII。

TIam335x的以太网移植：1.1配置MII的管脚staticstructpinmux_configrmii1_pin_mux[]={{"mii1_crs.rmii1_crs_dv",OMAP_MUX_MODE1

http://blog.csdn.net/zoomdy/article/details/54784027mingdu.zhengatgmaildotcom接口模式选择RMII勾上LWIP中间件设置P

硬件平台：STM32F407VE+DP83848开发板STM32CubeMX配置：在Peripherals中ETH的模式选择RMII，在Middlewares中勾选FREERTOS和LWIP，见下图：依据硬件环境自行对时钟进行配置

网络设备中肯定离开不MAC和PHY，本篇文章将详细介绍下以太网中一些常见术语与接口。MAC和PHY结构从硬件角度来看以太网是由CPU，MAC，PHY三部分组成的，如下图示意：上图中DMA集成在CPU，CPU,MAC,PHY并不是集成在同一个芯片内，由于PHY包含大量模拟器件，而MAC是典型的数字电路，考虑到芯片面积及模拟/数字混合架构的原因，将MAC集成进CPU而将PHY留在片外，这种结构是最常见

概述：MII(MediaIndependentInterface(介质无关接口)或称为媒体独立接口，它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口和一个MAC和PHY之间的管理接口。数据接口包括分别用于发送器和接收器的两条独立信道，每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需要16个信号。管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层

端口10/100/1000M以太网数据；FPGA外挂4Gbit的DDR3颗粒，最大支持800MHz；板载CPU进行系统配置、管理，并与客户端软件通信；板载CPU与FPGA之间通过100M以太网（RMII

具体：MCU是STM32F107，PHY为DP83848，接口为RMII。若使用其他芯片，只可作为参考。时钟配置DP83848使用的时钟来源为MCU提供。DP83848可支持10M/100M的线速。

选了一款淘宝上的以太网模块，内置芯片就是DP83848，只提供RMII接口（mac和phy的通信方式），自带50M振晶（所以不需要stm32P

LAN8720是低功耗的10/100M以太网PHY层芯片，LAN8720支持通过RMII接口与以太网MAC层通信，内置10-BASE-T/100BASE-TX全双工传输模块，以下是其特点：1、支持RMII

文章目录前言RMIISTM32CubeMX新建F767工程ETH配置LwIP配置生成代码UDP_ECHOSERVER工程代码微信公众号前言STM32CubeMX_环境搭建_GPIO_外部中断STM32CubeMX_定时器中断_PWMSTM32CubeMX_UART_printf_接收中断_DMA空闲中断_LPUART前三节简单的总结了GPIO,EXTI,TIMER,UART的相关用法,本节总结一下

MII即媒体独立接口，也叫介质无关接口。它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口(图1)。数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需16个信号。管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层能监视和控制PHY。MII标准接口用于连快Fast

说明：基于Microblaze+Lwip+perf建立测试工程验证以太网通信以太网接口：MII/RMII/GMII/RGMII/SGMII(本次主要使用MII/RMII接口)--------------

在使用AXI1G/2.5GEthernetSubsystem若要使用rmii接口的phy则需要使用xilinxmiitormii的ip核，如下图：需要说明：rmii接口的时钟系统和mii接口并不一样，rmii

基于LWIP的UDP实例本工程硬件基于STM32F429+LAN8720A外设，使用RMII通信接口。工程由STM32CUBEMX直接生成。代码主要使用的是ST官方例程。

概述：MII(MediaIndependentInterface(介质无关接口)或称为媒体独立接口，它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口和一个MAC和PHY之间的管理接口。数据接口包括分别用于发送器和接收器的两条独立信道，每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需要16个信号。管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层

RMII：是简化的MII接口，在数据的收发上它比MII接口少了一倍的信号线，所以它一般要求是50兆的总线时钟，是MII接口时钟的两倍。

STM32F7xx——LAN8720STM32F767自带以太网模块，需要外接PHY芯片，完成以太网通信（MII/RMII接口）。LAN8720详细资料看手册。

一、FPGA做MAC首先就是与PHY的接口问题，常用的百兆接口有MII和RMII，传输速率一样，不过MII是4bit传输，时钟25M，而RMII是2b

转自：http://m.blog.sina.com.cn/s/blog_6dc06dd20100y0gf.html#page=3本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII

MII：标准接口，“介质无关”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作，即MII总线是一种将不同类型的PHY与相同网络控制器（MAC）相连接的通用总线。GMII(GigabitMII)：GMII是8bit并行同步收发接口，工作时钟125M，因此传输速率可达1000Mbps，同时兼容MII所规定的10/100Mbps.GMII接口数据结构符合IEEE以太网标准。

本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M模式下的设计方法。

stm32f107为核心——基于ARM的Cortex-M3内核，最高工作频率为72MHz，内置高速存储器，具有丰富的增强I/O端口和外设资源：其内部虽然包含了以太网MAC控制器（RJ-45网络接口）——MAC是MediaAccessControl的缩写，即媒体访问控制子层协议。该协议位于OSI七层协议中数据链路层的下半部分，主要负责控制与连接物理层的物理介质。但并未提供物理层接口美国国家半导体生产

RMII是简化的MII接口，在数据的收发上它比MII接口少了一倍的信号线,GMII是千兆网的MII接口，这个也有相应的RGMII接

RMII全称为“简化的媒体独立接口”，是IEEE-802.3u标准中除MII接口之外的另一种实现。

模式和带宽的切换1：在做MII和RMII之间的切换前，应该先掉电2：上电后软件重新配置芯片系统控制模块中MAC的工作接口模式寄存器，之后再启动MAC控制器3：需要注意的是，在收发功能开启的状态下不能对双工模式或速率进行

如果要用50MHz的RMII接口，那么杜邦线必须要非常非常短，否则时钟信号一旦失真，就无法收发数据！如果DP83848的运行时钟是由单片机的PA8MCO引脚

不要让你的梦想一直成为你的梦想--本人的座右铭。我是从来一个不太喜欢写博客的苦逼的码农（也可以称苦逼的大学生），可是由于我太自私的态度。但是我发现越是这样，越是学不好。所以我我决定今后慢慢的把在大学这3年学的小小知识和一些小小项目经验（就是一些自己的感受）分享出来（有错的地方希望能帮我指点出来），与诸君共勉（装一下文艺）。大一各种基础课，什么数学、物理感觉跟高中没啥区别，当时各种茫然，混混大一的小

RMII(reducedMII)接口收发的数据位宽为2bit，因此管脚数目大为减少，

最近在学习以太网，了解到各种各样的以太网媒体接口：MII、RMII、SMII、GMII等等，有点乱，于是抽空理一下：MIIMII，即MediaIndependentInterface，翻译过来就是介质无关接口

01.1以太网概念与术语-MAC和PHY之间的接口MII/RMII/RGMIIMAC和PHY之间的接，包括：数据接口和管理接口管理接口(双信号接口)：时钟信号+数据信号。

大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接P

MII适用于百兆网络设备，有个很大的缺点就是走线很多，于是就出现了RMII，即ReducedMediaIndependentInterface，在MII的基础上减少了一半的数

最近，刚接触STM32CubeMX，感觉功能非常强大，特别是对于ETH、USB、FAT等特别方便，不用再像以前那样去找各种移植方法（移植起来既麻烦也耽误时间）。此处，我以自己手头上的一个板子（STM32F207VCT6）为例，记录一下以太网的配置过程，中间也走了一些弯路，希望其他同志今后在配置ETH的时候可以借鉴参考，以节省自己的开发周期。具体配置过程：1、打开STM32CubeMX，并选择好相应

一、在hisi板子跑起来之后很兴奋，然后试一下网络能不能用，发现ifconfig不出来任何消息，然后ifconfig-a出来消息如下：明显，网卡没跑起来，想起了uboot修改了网络模型是rmii，而kernel

（hisi3519默认是千M口，rgmii模式，而我的板子是百兆口，所有要修改成rmii模式的网口）一、修改配置文件hi3519v101.h（我这里的板子是nand,所以这里修改的hi3519v101_

参考：网络协议栈驱动移植1：环境芯片：STM32F407开发板：正点原子探索版PHY：LAN8720A接口：RMIISTM32F407自带以太网模块，与外部PHY芯片通过RMII接口连接。

http://www.ebaina.com/bbs/forum.php?mod=viewthread&tid=18092&extra=page%3D1%26filter%3Dtypeid%26typeid%3D133http://www.ebaina.com/bbs/thread-12879-1-1.htmlhttp://www.ebaina.com/bbs/forum.php?mod=viewt

MediaAccessControl，即媒体访问控制子层协议）和PHY（物理层）之间的MII（MediaIndependentInterface，媒体独立接口），以及MII的各种衍生版本——GMII、SGMII、RMII

STM32CubeMX_环境搭建_GPIO_外部中断STM32CubeMX_定时器中断_PWMSTM32CubeMX_UART_printf_接收中断_DMA空闲中断_LPUARTSTM32CubeMX_以太网_RMII_LwIP_U

STM32的例子，先用官网的例子，文件名大概叫这个en.stsw-stm32070ETH_BSP_Config（1）ETH_GPIO_Config,配置腿，还配置MII还是RMII模式（2）ETH_MACDMA_Config2.1ETH_AutoNegotiation_Enable2.2DMA2.3ETH_Init

3516a的设置方法除了环境变量外，还需要额外的寄存器配置，这里单独列出来：MII模式：设置网口为mii模式时，注意3处：1)设置网络为MII模式：setenvmdio_intfmii2)设置管教复用为rmii_clk

网络设备中肯定离开不MAC和PHY，本篇文章将详细介绍下以太网中一些常见术语与接口。MAC和PHY结构从硬件角度来看以太网是由CPU，MAC，PHY三部分组成的，如下图示意：上图中DMA集成在CPU，CPU,MAC,PHY并不是集成在同一个芯片内，由于PHY包含大量模拟器件，而MAC是典型的数字电路，考虑到芯片面积及模拟/数字混合架构的原因，将MAC集成进CPU而将PHY留在片外，这种结构是最常见

由于公司项目的需要，我们需要在原有的MII的基础上，修改为RMII模式，针对hi3518c平台，我的网卡是LAN8701需要修改的地方有如下几个：首先我的uboot中env是：bootargs=mem=