的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII

该芯片采用RGMII协议或SGMII协议与MAC芯片进行通信，只需要单一3.3V电源供电，可自行整流变换出片内电路所需其它电源。

近期在捣鼓88e1512的sgmii接口。需求是将88e1512的sgmii接口与一颗交换机的sgmii接口连上，实现sgmii转copper，当然也可以用SFP接到sgmii上实现。

它包括MIPS74Kc处理器、SGMII接口和用于串行Flash、DDR1或DDR2、UART、PCIe、两个内置MAC/PHY和GPIO的USB2.0主机控制器的外部内存接口可用于LED控件或其他通用接口配置

的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII

其中网络变压器到PHY之前传输接口一般为MDI，而PHY到MAC之前的传输接口一般包括有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII

自协商SGMII_IP核例化篇前言工程简介前端IP核例化速率和模式核配置SharedLogicQ0模块接口后端IP核例化核配置Q1模块接口顶层模块异步FIFO自协商总结前言本篇主要介绍该IP核的“使用”

代码库_自协商SGMII前言README自协商的目的自协商原理光口自协商强制模式的问题前言光口/网口调通后，补充了一些理论和说明；以下内容查找于网络，已编辑README自协商的目的最早的以太网都是10M

MII即媒体独立接口，也叫介质无关接口。它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口(图1)。数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需16个信号。管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层能监视和控制PHY。MII标准接口用于连快Fast

说明：基于Microblaze+Lwip+perf建立测试工程验证以太网通信以太网接口：MII/RMII/GMII/RGMII/SGMII(本次主要使用MII/RMII接口)--------------

6UVPXSRIO交换板泛腾科技高性能6UVPXSRIO交换板由5片CPS1848组成,背板提供19路4xSRIOport，支持20路SGMII/1000Base-x千兆网口和1路1000base-T千兆网口

linuxPhyDriverSTEP1准备硬件环境1.开发环境，可以修改内核代码，编译2.硬件开发板，可以进入系统调试，可以传送代码（常用的ADB打通即可）3.PHY芯片，最好是贴在开发板上，如果飞线，对走线信号要求非常高（尤其是SGMII

接口介绍：首先主要了解解以太网的接口，主要有MII、RGMII、GMII、SGMII、TBI核RTBI。对于接口，主要掌握的是每个管教都有什么用，用到哪

转自：http://m.blog.sina.com.cn/s/blog_6dc06dd20100y0gf.html#page=3本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII

MII：标准接口，“介质无关”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作，即MII总线是一种将不同类型的PHY与相同网络控制器（MAC）相连接的通用总线。GMII(GigabitMII)：GMII是8bit并行同步收发接口，工作时钟125M，因此传输速率可达1000Mbps，同时兼容MII所规定的10/100Mbps.GMII接口数据结构符合IEEE以太网标准。

本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M模式下的设计方法。

最近在学习以太网，了解到各种各样的以太网媒体接口：MII、RMII、SMII、GMII等等，有点乱，于是抽空理一下：MIIMII，即MediaIndependentInterface，翻译过来就是介质无关接口，也可以叫做媒体独立接口，是IEEE-802.3定义的以太网行业标准。“媒体独立"的意思就是指不用考虑媒体是铜轴、光纤、电缆等，因为这些媒体处理的相关工作都有PHY或者叫做MAC的芯片完成。它

大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，

这些包括：RTL8125:支持PCIE2接口用于PC嵌入式应用RTL8156：提供一个用于外部加密和停靠应用的USB接口RTL8226：支持2500BASE-X、SGMII+和USXGMII(2.5G)

自协商SGMII_SerDes与SGMII篇前言SerDesSGMIIMIIRMIISMIIGMIISGMII总结前言最近调通了电口与交换之间的自协商，FPGA侧实现桥梁的作用，例化两个对称的SGMIIIP

自协商SGMII_板上调试篇前言环境搭建千兆分析Q0Q1千兆转百兆全双工Q0Q1百兆全转百兆半Q0Q1PING包PCpingQ0Q1BoardPingQ0Q1总结前言目前，网口和网口的都调通了，但截图比较早了

MediaAccessControl，即媒体访问控制子层协议）和PHY（物理层）之间的MII（MediaIndependentInterface，媒体独立接口），以及MII的各种衍生版本——GMII、SGMII

其实，大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，SerDes直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII

一般来说，底板的千兆网大多选用RGMII和SGMII两种接口，也有可以拓展出更多网口的QSGMII接口。

一、SGMII的概念：如果说到SGMII则会想到MII、GMII、XGMII、QGMII等信号接口。

SERDES和SGMII最近在弄octeon的fiber。从qlm接口引出的总线直接接到SFP模块上，如何使之通讯呢？原来以为是SGMII可以，但实际情况没有成功。

Serdes：SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。SERDES

千兆以太网MII接口类型主要有GMII、RGMII、SGMII、TBI和RTBI五种GMII接(如下图)：与MII接口相比，GMII的TX/RX数据宽度由4位变为8位，GMII接口中的控制信号如TX_ER

首先要明白MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken接口的实质是：MAC层与PHY层的数据交换接口，只是其运用方式或速率不同，固其名字也不同。

(Quad-SerialGigabitMediaIndependentInterface)接口.支持QSGMII接口用于直连MAC芯片或SWITCH芯片.QSGMII接口将4个速率为1.25Gbps的SGMII

TheLogiCORE™IPTri-ModeEthernetMediaAccessController(TEMAC)solutioncomprisesthe10/100/1000Mb/sEthernetMAC,the1Gb/sEthernetMAC,2.5Gb/sEthernetMAC,andthe10/100Mb/sEthernetMACIPcore.Allcoressupporthalf-du

TheLogiCORE™IP1G/2.5GEthernetPCS/PMAorSerialGigabitMediaIndependentInterface(SGMII)coreprovidesaflexiblesolutionforconnectiontoanEtherne

1、以太网帧格式下图是以太网的帧格式前导码（Preamble）：8字节，连续7个8’h55加1个8’hd5，表示一个帧的开始，用于双方设备数据的同步。目的MAC地址：6字节，存放目的设备的物理地址，即MAC地址源源MAC地址：6字节，存放发送端设备的物理地址类型：2字节，用于指定协议类型，常用的有0800表示IP协议，0806表示ARP协议，8035表示RARP协议数据：46到1500字节，最少4

参考PG047TheLogiCORE™IP1G/2.5GEthernetPCS/PMAorSerialGigabitMediaIndependentInterface(SGMII)coreprovidesaflexiblesolutionforconnectiontoanEthernetMediaAccessController

LinuxMACBMDIOsupportforsingleMACmanagingmultiplePHYsPetaLinux-ZynqMPSoCPS-GTRSGMII-fixedlinksupportpatchUBOOT下SGMII

参考GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍GMII、SGMII和SerDes的区别和联系求问怎么实现1000base-x光口MII、RMII、GMII接口的详细介绍PHY结构以

参考时钟大小由高速接口线速率决定。SFPSFP线速率一般为4.25Gb/s、2.125Gb/s和1.0625Gb/s。在ZynQ7000手册ug476中可以看到不同接口支持的典型参考时钟，如下图。图1CPLLDividerSettingsforCommonProtocols（部分）上图中给出的REFCLK仅是典型值，计算公式在ug476中可以看到，当N1、N2、D和M为其他值时得到的参考时钟见资源

图1SGMII的MAC侧和PHY侧刚看到上图时，感觉很奇怪，PCS为什么还存在于MAC中？GMII规范中PCS只存在于PHY中，见下图。

SGMII是一个陌生而熟悉的通信行业术语，也许有人了解很多，也许有人一知半解，如果我们曾经遇到这方面产品的需求，那可以驻足了解一下。

1基本介绍网络交换子系统由EMAC模块、SGMII模块、PHY设备、MDIO模块、网络交换机、以及系统集成的其他相关的子模块。

应该是有的背景知识---什么是MII、GMII、RGMII、SGMII、1000BaseX1.MII的英文全称是media-independ

Platform:RockchipOS:Android6.0Kernel:3.10.92MII全称MediaIndependentInterface，用于MAC和PHY层之间细分类型较多，如下：MII：支持10M/100M，缺点是信号线太多,16根线。RMII：ReducedMII.简化的MII，信号线少一倍，8根线，因此时钟也要快一倍。SMII：SerialMII.比RMII信号线更少，4根线。

故障现象在测试过程中发现，使用SGMII对接的两个设备，设备D1上的端口显示为linkdown，而设备D2上的端口显示为linkup，出现了单通的现象。故障分析1、为什么会出现单通现象？

该芯片采用RGMII协议或SGMII协议与MAC芯片进行通信，只需要单一3.3V电源供电，可自行整流变换出片内电路所需其它电源。

1/ALTERA的参考例子http://www.altera.com.cn/support/examples/interfaces-peripherals/imp-reset-seq-in-tse-altgx.html 　　　　http://www.altera.com.cn/support/examples/interfaces-peripherals/exm-instantiate-tse-

RAID  和数据去重）、压缩解压缩、TCPIP、DPI（Deep Packet Inspection）等协处理器，接口类型支持  DDR3/DDR4、PCIe、SGMII

       最近调试lattice的sgmii接口。项目最初的架构大概是这样的，用于调试。   FPGA这边的架构，就是Tri_mac转为sgmii，然后再通过pcs出去。

cpu芯片有一个gmac，它通过sgmii与外置switch芯片qca8337相连，默认连接在port0。8337有7个port口，分别是0~6，我们将wan口置为

（MAC与PHY间的管理接口一般是MDIO）MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI

MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。