synopsys

Synopsys基本概念（1/3）

简要介绍Synopsys系列工具的基本概念。
我喜欢唱跳rap打篮球·2020-06-30 15:45

PCIE协议解析 synopsys IP PCI Express Capability 读书笔记（13）

1.1.1PFPCIExpressCapabilityRegisterDetailsCore实现了PCIe3.0定义的所有CapabilityStructure，除了RootPortregister。ByteOffsetByte3Byte2Byte1Byte0PCIExpressCapabilitiesRegisterNextCapabilityPointerCapabilityID(0x10)+
yijingjing17·2020-06-30 07:40

FPGA跨时钟域同步，亚稳态等

http://www.synopsys.com.cn/information/white-paper/ip另外还有一篇《ASIC中的异步时序设计》http://wenku.baidu.com/view/
superXX07·2020-06-28 00:06

DDR4设计中的BANK组原理（bank group）

参考：https://www.synopsys.com/designware-ip/technical-bulletin/ddr4-bank-groups.htmlhttps://blog.csdn.net
一棹春风一叶舟·2020-06-27 09:13

了解PCI Express的Posted传输与Non-Posted传输

0.写在前面本文首发于公众号【两猿社】，后续将在公众号内持续更新~其实算下来接触PCIe很久了，但是由于之前换工作，一直没有系统的学习和练手项目，现在新项目买了Synopsys的PCIeIP，总算是有机会和时间来整理学习了
两猿社·2020-06-26 20:18

IC设计前后端流程与EDA工具

架构模型的仿真可以使用Synopsys公司的CoCentric软件，它是基于SystemC的仿真工具。2、HDL设计输入设计输入方法有：HDL语言（Verilog或VH
shaobojiao·2020-06-26 08:37

逻辑综合工具DesignCompiler使用教程

综合工具目前比较主流的是synopsys公司DesignCompiler，我们在设计实践过程中采用这一工具。Designcompiler有两种工作模式，一种是tcl模式，另一种为图形模式。
秋叶夏风·2020-06-25 17:24

Design Compiler总结（Synopsys）

2018-08-12一、作用：RTL------->优化过的netlist（logicCircuit）。二、synthesisflow:综合过程.png三、synthesis=translation+logicoptimization+gatemappingTranslation:将RTL代码转化成GTECH库元件组成的逻辑电路。gatemapping：将GTECH库元件组成的逻辑图转换到目标工艺
打着石膏脚的火星人·2020-06-25 17:20

Synopsys 以 5.65 亿美元收购开源安全公司黑鸭子软件

近日它被上市的半导体设计软件开发商新思科技（Synopsys）收购。
OSC开源社区·2020-06-24 06:28

DC简明教程

DC(DesignCompiler)是Synopsys的logicalsynthesis优化工具，它根据designdescription和constraints自动综合出一个优化了的门级电路。
kingbeful·2020-06-24 01:41

Zephyr微内核初探

该项目得到了英特尔、NXP半导体、Synopsys和UbiquiOS等公司的支持。
关东客·2020-06-22 20:50

新闻速读 > 开源让软件更加安全了吗？ | Linux 中国

近日，软件和芯片设计公司Synopsys发布《2020年开源安全和风险分析报告》，指出不安全的开源软件已无处不在。
技术无边·2020-06-21 20:49

DC基础知识总结（转）

$d+w'~)c%d9j%b#[(b,UDC(DesignCompiler)是Synopsys的逻辑综合优化工具，它根据设计描述和约束条件自动综合出一个优化了的门级电路。
weixin_30426957·2020-06-21 09:55

《2020 年开源安全和风险分析（OSSRA）报告》：75% 商业代码库有漏洞，超半数含高风险漏洞

技术编辑：芒果果丨发自思否编辑部SegmentFault思否报道丨公众号：SegmentFault近日，Synopsys公司发布了《2020年开源安全和风险分析（OSSRA）报告》，总结了目前商业应用程序中开源使用的模式
芒果果·2020-05-28 00:54

了解PCI Express的Posted传输与Non-Posted传输

0.写在前面本文首发于公众号【两猿社】，后续将在公众号内持续更新~其实算下来接触PCIe很久了，但是由于之前换工作，一直没有系统的学习和练手项目，现在新项目买了Synopsys的PCIeIP，总算是有机会和时间来整理学习了
两猿社·2020-04-06 11:00

敏捷，持续集成/持续交付, DevOps 三者的区别

原文地址：https://www.synopsys.com/blogs/software-security/agile-cicd-devops-difference/原文作者：JohnSteven翻译君
CODING_DevOps·2020-02-26 11:00

IC集成电路设计中的EDA工具介绍

与众所周知的EDA软件Synopsys相比，Cadence的综合工具略为逊色。然而Cadence在仿真、电路图设计、自动布局布线、版图设计及验证等方面却有着绝对的优势。设计者常用的工
南枳北桔·2020-02-16 18:22

国产半导体设备的新机遇与挑战

EDA主要有三家Synopsys、Cadence和
黄文666·2020-02-01 00:22

换工艺时数字IC设计需要哪些工艺库？

换工艺的时候数字IC设计需要哪些工艺库：Synopsys文件夹（DC和ICC使用）Synopsys文件夹中含有.lib和.db文件是此工艺的时间模型a)DC综合第一部分的目标库和链接库b)内容阐述：Logiclibrary
AnnaLan·2019-12-27 11:00

利用tcl和synopsys的dc将lib文件转换成db文件的脚本

版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明http://www.blogbus.com/bb2hh-logs/43085014.html利用tcl和synopsys的dc将lib文件转换成
蜀湘情缘·2019-12-19 04:48

Synopsys DC综合脚本示例

#******************************************************************************#File:syn_example.tcl#Author:LyuYang#Date:2018-12-09#Description:DesignCompiler#*****************************************
绿杨·2019-11-12 22:00

PCIe 5.0首秀！PCIe 4.0刚出生就落伍了？

近日，芯片开发工具和硅片IP大厂新思科技(Synopsys)展示了自己的PCIe5.0CXL、PCIe5.0CCIX方案，这也是PCIe5.0首次公开秀肌肉。
itwriter·2019-10-12 07:00

数字IC设计学习笔记（二）——逻辑综合软件Design Complier的使用（基于GUI界面）

DesignCompiler三、库文件的配置四、读入设计文件（RTL源码）四、约束设计五、链接设计六、编译（compile）设计七、保存编译结果总结参考文献DesignComplier简介DesignCompiler是Synopsys
苑同学·2019-05-21 15:43

Synopsys VCS 和 VCS_MX的区别

SynopsysVCSSynopsysVCS_MXVCS-MXSUPPORTVERILOG,VHDL,SVVCSSUPPORTVERILOG,SVVCS-MXsupportsimulationonVerilogaswellasVHDL,VCSdoesnot!S家的仿真工具VCS_MX为mixedhdl仿真器，支持vhdl+verilog+sv的混合仿真。VCS则是纯verilog的。当然，目前vc
狗达Da·2019-03-22 15:04

centos6.5吐槽系列(包括anaconda，cuda，python，vncserver，装系统，raid，挂载，装synopsys系列软件等)

有待更新。。。一、装系统，raid，格式化。物理磁盘，装机挂载，移动硬盘挂载，文件系统，bios，lifecycle二、多人同时访问vncserver1、centos介绍，其与ubuntu的差别2、基本操作先介绍几个命令吧，作为linux系统，是一种命令行形式的系统，基本就没打算设计图形界面(或者图形界面很差)，但使其更加贴近底层，更适合管理分配计算机资源，其拥有windows不一样的文件系统(文
edward_zcl·2019-03-15 23:49

33

XDC约束基于标准的Synopsys设计约束（SDC）格式。SDC已经使用和发展了20多年，使其成为描述设计约束的最流行和最成熟的格式。关于XDC约束XDC约束是行业标准Synopsys设计约束（S
张凌001·2019-02-25 15:00

时序约束(Vivado)

确定主时钟1)、主时钟之间有明确的相位关系2)、异步时钟3)、差分时钟约束4)、同源多时钟5)、高速收发时钟6)、虚拟时钟二、两种时序例外1、多周期路径2、虚假路径本文参考:《综合与时序分析的设计约束—Synopsys
Chi_Hong·2018-12-25 17:46

时序约束(Vivado)

确定主时钟1)、主时钟之间有明确的相位关系2)、异步时钟3)、差分时钟约束4)、同源多时钟5)、高速收发时钟6)、虚拟时钟二、两种时序例外1、多周期路径2、虚假路径本文参考:《综合与时序分析的设计约束—Synopsys
Chi_Hong·2018-12-25 17:46

VCS安装

详细步骤可以从这里下载：http://download.csdn.net/download/moxu0915/102124511VCS安装准备1.1VCS安装包VCS是Synopsys公司的一个EDA工具
CrazyUncle·2018-10-29 11:41

synopsys工具介绍

作为一个IC设计的工程师，不懂这些，就比较悲剧了。时常会说DC一下，PT一下。那么他们的含义是什么呢？注：http://www.2ic.cn/html/89/t-423489.htmlhttp://www.tomeda.com.cn/news/pronews/2010/new3.htmSynopsys工具简介(一)：VCS、DC、ICChttp://www.tomeda.com.cn/news/p
fangxiangeng·2018-10-17 16:46

5大常见开源软件问题及解决方法

Synopsys2018开源安全风险分析软件BlackDuck对1100多个商业代码库进行了扫描，结果发现，96%的商业应用中都融入了开源组件，平均每个应用有257个开源组件。
cuichensui1506·2018-09-21 19:53

后端软件介绍

后端有两家比较厉害，无论是算法理论还是软件都有两套，各有自己的侧重点，synopsys和candance,相比较来说前者偏向数字方面做得比较好，比如综合，后者偏向模拟，对于布局布线这方面做得比较好。
小张爱自由·2018-09-08 10:27

CCID&Synopsys：调查显示中国集成电路产业人才平均月薪仅9千

日前，中国电子信息产业发展研究院（CCID）和工业和信息化部软件与集成电路促进中心（CSIP）联合中国国际人才交流基金会、新思科技（Synopsys,Inc.，）等机构共同举办的“2018全球半导体才智大会暨
199it·2018-08-18 00:00

Ubuntu添加开机启动脚本

Synopsys的EDA软件需要开机启动license，每次需要手动启动，很麻烦，所以添加开机启动脚本lm.sh新建脚本文件lm.sh#!
254、小小黑·2018-08-16 22:25

Synopsys coreConsultant

工作中很多时候都在用S家的IP，S家的IP开发的还是很全面的，可以使用CoreConsutant配置出适合自己需要的IP，包括各种参数和接口等，还有一整套的工具链接口供使用，用来完成各种功能。下面简单说明一下使用coreConsultant配置IP的步骤：准备工作：S家的IP包，目前使用的一些包命名类型大概是dw_iip_xxx_xxx；linux下coreConsultant环境变量的配置：1.
公孙千里·2018-07-24 11:58

synopsys中工具介绍，VCS,DC,PT等

作为一个IC设计的工程师，不懂这些，就比较悲剧了。时常会说DC一下，PT一下。那么他们的含义是什么呢？注：http://www.2ic.cn/html/89/t-423489.htmlhttp://www.tomeda.com.cn/news/pronews/2010/new3.htmSynopsys工具简介(一)：VCS、DC、ICChttp://www.tomeda.com.cn/news/p
fangxiangeng·2018-07-10 10:25

IC设计前端到后端的流程和eda工具

架构模型的仿真可以使用Synopsys公司
叮咯咙咚呛36·2018-07-09 15:26

胡振波：我的芯片之路

拥有业界多年ASIC和CPU设计与验证经验，先后在Marvell任职ARM架构CPU设计高级工程师、在Synopsys任职研发经理、在
weixin_33882443·2018-05-16 12:18

全球AI芯片公司排名发布，华为成国内最强AI芯片厂商；Facebook将推出约会功能：只匹配不是好友关系的人；阿里全资收购先声互联；寒武纪将发布新一代AI芯片

CompassIntelligence近日发布的AI芯片厂商排名数据显示：前三名被英伟达、英特尔和恩智浦占据，之后依次是IBM、AMD、谷歌、ARM、苹果、高通、博通、三星电子、华为、Imagination、Synopsys
量化交易·2018-05-03 14:43

ASIC/SoC设计

IP/ASIC/SoC设计流程与环境平台下图是目前行业主流的IP/ASIC/SoC设计流程以及行业认可的EDA技术平台，其中整合了Synopsys、MentorGraphics以及Cadence公司的相关技术和产品
ivy_reny·2017-09-18 09:27

区块链技术如何改变安全行业

据企业软件及解决方案公司Synopsys的技术策略师TravisBiehn表示，区块链虽并非用于安全性的“银色子弹”，但这项技术不仅仅是记录金融交易的方式，而且也是控制网络通信以及物联网（IoT）设备和供应链的手段
区块宝·2017-09-15 10:19

vcs/verdi filist

/hdl/p460s_defines.v+incdir+$SYNOPSYS/dw/sim_ver+incdir+./vera/ver_shell/ppc460_P
FLYMOOD·2017-06-30 21:00

OpenLava——EDA的最佳支撑平台

以cadence、synopsys、华大九天等为代表的EDA设计工具提供商，借助计算平台向设
容器技术爱好者·2017-02-16 15:53

synopsys软件介绍

Synopsys的产品线覆盖了整个IC设计流程，使客户从设计规范到芯片生产都能用到完备的最高水平设计工具。公司主要开发和支持基于两个主要平台的产品，Galaxy设计平台和Discovery验证平台。
outlier001·2016-11-21 20:05

Synopsys 各软件 Verdi VCS DC PT详细破解说明

本文档对ictown.com的Synopsys破解说明文档进行了补充。本文在转载的基础上根据实际安装破解的流程做了补充编辑。仅作学术交流之用。
gangeqian·2016-09-16 12:26

Verilog case coding style

综合器指令：//synopsys parallel_case & //synopsys full_case使用//synopsys parallel_case可以引导综合器生成多路选择器。
lkiller_hust·2016-05-08 11:00

Synopsys Formality Workshop 2013

有个小道消息是，Synopsys也正在开发测试他们的自动ECO方案，与LEC的类似。回来之后
icsoc·2016-02-19 23:26

USB High Speed Inter-Chip (HSIC) IP: What is it? And why should I use it?

 来源：https://www.synopsys.com/dw/dwtb.php?a=hsic_usb2_device WhatisHSIC?
摩斯电码·2016-01-22 15:00

关于IC设计的想法 Author :Fengzhepianzhou

可以看到，这个synopsys公司一套工具都全了。那么，很多大学也许没有这一套的工具（记得当年的candence的软件居然没办法自动综合版图）。那么，如果你进公司一年的时间就为了学习这些工
dpc525·2016-01-20 23:00

Synopsys发布Coverity 8.0-重量级的研发质量与安全解决方案！

研发测试圈原创作品，转载必须全文，否则必究！Synposys发布最新的Coverity8.0产品，全新的解决方案将进一步协助研发团队保障产品的质量和安全！ Coverity8.0的重量级新功能添加与增强 静态分析引擎-百尺竿头，更进一步新语言支持：PHP,Python添加面向C#和JavaScript的安全性检查功能新增并增强了面向C,C++,C#,JavaScript,Objective-C,O
hanbao0126·2016-01-08 10:00
上一页 1 2 3 4 5 6 7 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他