verilo

基于FPGA实现通信系统：Verilog与HLS的选择与应用

在实现通信系统时，Verilog和HLS各有优势和局限性：Verilog：优势：Verilo
AigcFox·2024-01-20 01:19

SystemVerilog学习笔记6——线程

RTL模型的外壳包装和实现硬件行为，在更高层的集成层面，模块之间也需要通信和同步；对于硬件的过程块，它们之间的通信可理解为不同逻辑/时序块间的通信或同步，是通过信号的变化来完成的；从硬件实现的角度来看，Verilo
菜鸡想要飞·2023-11-19 04:54

FPGA万花筒之(十五）:Verilog HDL基础

【嵌牛鼻子】FPGAVerilogHDL【嵌牛提问】Verilo
张俸玺20012100022·2023-10-21 09:54

verilog和c语言注释,Verilog HDL | 简介与基本语法

综合就是将Verilog代码转化为硬件实现Verilo
JJ Ying·2023-10-07 13:23

深入浅出学Verilog--基础语法

character）组成，令牌可以是：注释（Comment）空白符（Whitespace）运算符（Operator）数字（Number）字符串（String）标识符（Identifier）关键字（Keyword）Verilo
孤独的单刀·2023-09-10 11:54

Verilator仿真环境搭建

Verilator不直接将Verilo
papaofdoudou·2023-08-07 05:18

Verilog HDL可综合与不可综合语法

Verilo
cjx_csdn·2023-08-04 01:46

Verilog基础：表达式符号的确定

Verilog基础：casex和full_case、parallel_case的使用Verilog基础：task和function的使用（一）Verilog基础：task和function的使用（二）Verilo
日晨难再·2023-06-23 14:31

FPGA基础知识----第三章 第3节 模块结构

Verilo
原来如此呀·2023-04-11 12:00

FPGA Verilog HDL 系列实例

下面将对VerilogHDL进行一系列的实例应用，让我们对Verilo
dean_gdp·2022-08-12 11:41

三六相PMSM的FOC算法的数字实现（一）

1.2.2空间矢量脉宽调制（SVPWM）原理1.2.3FOC的系统构成前言本专题系作者创建的一个新专栏，主要介绍永磁同步电（PMSM）的FOC控制，包含PMSM的基本知识，电机控制策略，最终介绍FOC的数字verilo
隔壁老余·2022-05-23 21:19

Vivado调用IP核详细操作步骤

使用Verilo
FPGA技术江湖·2020-09-10 16:23

verilog 中signed数据处理，负数

细节可参考此篇文章：http://www.cnblogs.com/oomusou/archive/2009/10/31/verilo
chenchen410·2020-07-09 14:52

PYNQ-Z2零基础学习详解

通常FPGA开发都是采用硬件描述语言的(如verilo
机械攻城狮兼电子制作·2020-07-06 03:20

Verilog初级教程（8）Verilog中的assign语句

模块例化以及悬空端口的处理Verilog初级教程（6）Verilog模块与端口Verilog初级教程（5）Verilog中的多维数组和存储器Verilog初级教程（4）Verilog中的标量与向量Verilog初级教程（3）Verilo
李锐博恩·2020-07-04 07:09

【黑金动力社区】【原创博文集锦】《Verilog HDL那些事儿》导读

【连载】【FPGA黑金开发板】VerilogHDL那些事儿--倾向并行操作（三）【连载】【FPGA黑金开发板】VerilogHDL那些事儿--不是“编程”是“建模”（四）【连载】【FPGA黑金开发板】Verilo
weixin_34319111·2020-07-04 03:43

FPGA实现简单的串口通信

1.根据功能需要设计模块，自上而下不断细化，确定端口、子模块、连线，最好就是画图出来，这里是设计的是把收到的串口数据重新发送出去2.根据自己画的图，转换成verilo代码，并描述出来//--------
GDUT_Li·2020-06-29 02:26

FPGA三态门使用介绍

FPGA中设定一个信号为三态门，在Verilo
David_xtd·2020-06-21 19:04

有限状态机（FSM）设计 —— Fizzim2 使用帮助

hold-onstate,hold-ontransit和hold-onboth共7种；修正一些bugs2016.03.22第一版简介Fizzim2是一个FSM(FiniteStateMachine)工具，可以自动生成Verilo
balanx·2019-11-05 06:32

Verilog阻塞与非阻塞赋值使用要点

        在Verilo
·2015-11-01 10:33

【黑金动力社区】【原创博文集锦】《Verilog HDL那些事儿》导读

【连载】【FPGA黑金开发板】VerilogHDL那些事儿--倾向并行操作（三）【连载】【FPGA黑金开发板】VerilogHDL那些事儿--不是“编程”是“建模”（四）【连载】【FPGA黑金开发板】Verilo
FPGA黑金开发板·2010-09-27 23:00
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他