verilog知识总结

基于 FPGA 的简易 OFDM 系统 Verilog 实现

基于FPGA的简易OFDM系统Verilog实现介绍OFDM（正交频分复用）是一种广泛应用于无线通信系统的多载波调制技术，用于提升数据传输效率和抗干扰能力。
鱼弦·2025-01-28 13:21

学习yosys(一款开源综合器)

安装sudoapt-getinstallyosys#ubuntu22.04仓库里面是yosys-0.9sudoinstallxdot创建脚本show_rtl.ysread_verilogcpu.vhierarchy-topcpuproc
qq85058522·2025-01-28 05:57

Verilog边沿检测

edge_check.vmoduleedge_check(inputclk,inputin,outputneg_edge,outputpos_edge);regr1=1'd0;regr2=1'd0;assignneg_edge=(~r1)&r2;assignpos_edge=r1&(~r2);always@(posedgeclk)beginr1<=in;r2<=r1;endendmoduletb.
csdn_gddf102384398·2025-01-26 20:40

Verilog呼吸灯项目实战指南

本文还有配套的精品资源，点击获取简介：本项目“breathLED.zip”详细介绍了利用Verilog硬件描述语言实现呼吸灯效果的完整流程。
酸甜草莓二侠·2025-01-24 04:51

[读书日志]8051软核处理器设计实战（基于FPGA）第六篇：8051软核处理器指令支持添加（verilog）

5.4为主体程序添加指令接下来我们来为主体程序添加指令。在开始之前，我们有必要先把目前的代码展示出来：//`defineTYPE8052moduler8051(inputwireclk,inputwirerst,inputwirecpu_en,inputwirecpu_restart,outputregrom_en,outputreg[15:0]rom_addr,inputwire[7:0]rom
JoneMaster·2025-01-23 08:27

软件工程师（一）

目录计算机系统知识总结一、计算机系统基础知识（一）中央处理单元（CPU）（二）数据表示（三）海明码程序设计语言基础知识总结一、程序设计语言概述（一）基本概念（二）基本成分二、语言处理程序基础（一）编译过程
玉茗685·2025-01-23 03:10

FPGA USB2.0串口通信项目设计与实现

本文还有配套的精品资源，点击获取简介：本项目主要围绕FPGA（Field-ProgrammableGateArray）和Verilog语言，实现USB（通用串行总线）2.0标准的串口通信功能。
瞬泉·2025-01-23 01:55

FPGA开发中的团队协作：构建高效协同的关键路径

一、团队成员角色与职责FPGA工程师核心设计：负责FPGA的逻辑设计与代码实现，依据项目需求，运用硬件描述语言（如Verilog或VHDL）完成模块功能编写。
whik1194·2025-01-22 22:03

嵌入式必备知识总结（一）

计算机系统结构计算机系统结构是计算机科学中的一个重要领域，研究计算机系统的设计和组织。计算机系统结构主要关注以下几个方面：1.计算机硬件组成a.中央处理单元(CPU)CPU是计算机的核心，负责执行指令并控制其他硬件组件。算术逻辑单元(ALU):执行算术和逻辑运算。控制单元(CU):解释指令并引导操作。寄存器:用于临时存储数据和指令。缓存(Cache):高速存储器，存储常用数据以提高访问速度。b.存
Sun^Shine·2025-01-22 09:17

嵌入式硬件篇---ADC模拟-数字转换

转换模式4.转换速度5.触发源6.数据对齐7.温度传感器和Vrefint通道第二部分：STM32ADC的工作流程：1.配置ADC2.启动ADC转换第三部分：ADC转化1.抽样2.量化3.编码第四部分：额外小知识总结前言以上就是今天要讲的内容
Ronin-Lotus·2025-01-21 19:27

自己动手写CPU - 1

电脑,手机,单片机,都有一个核心部件:CPU.今天开始学verilog,就尝试一下动手写一个可以工作的CPU.目标就是可以计算从1加到10等于几?
qq85058522·2025-01-20 19:47

【自用】Verilog笔记

一、语法1、模块moduletest(A,B,C,D,F1,F2);//test为模块名inputA,B,C,D;//输入端口，默认为wire类型信号，一般都是wireoutputF1,F2;//输出端口，默认wirewireF1;//连线reg[2:0]F2;//3bit寄存器endmodulemoduletop_module(inputa,inputb,outputout);//模块实例化语法
QCCX_bY·2025-01-20 18:01

字符串知识总结1

字符串是Java开发中最常用的数据类型，它是双引号括起来的一系列字符的组合。例如："helloworld"，"请输入密码"等。在Java中，String类、StringBuffer类、StringBuilder类都能表示字符串。1、String类String是Java中最常用的字符串类，双引号括起来的数据都是String类的对象。因为String类是java.lang包中的类，所以使用的时候无需导
竣子好逑·2025-01-19 05:42

包装类知识总结

包装（Wrapper）类，也叫封装类。包装类不止一个，它是Java针对8种基本数据类型提供的类类型，它们对基本数据类型做了包装。基本类型：byte、short、int、long、float、double、char、boolean包装类：Byte、Short、Integer、Long、Float、Double、Character、Boolean除了int和char的包装类命名比较特殊（单词的全写）外
竣子好逑·2025-01-19 05:42

[Mac + Icarus Verilog + gtkwave] Mac运行Verilog及查看波形图

目录1.MAC安装环境1.1IcarusVerilog编译1.2gtkwave查看波形2.安装遇到的问题2.1macOScannotverifythatthisappisfreefrommalware2.2gtkwave-binisnotcompatiblewithmacOS14orlater3
Xminyang·2025-01-18 05:52

Verilog中阻塞赋值和非阻塞赋值的区别？

阻塞赋值“=”对应组合逻辑电路赋值（无存储功能，立即赋值），并且会阻塞后面的赋值操作，非阻塞赋值“<=”对应时序逻辑电路赋值（有存储功能），所有非阻塞赋值操作在同一时刻进行赋值。下面分别通过vivado综合不同情况赋值的代码。第一种：在时序逻辑电路中使用阻塞赋值，通过综合后的电路可以看出非阻塞赋值综合出来的电路时立即执行赋值操作，和组合逻辑电路特性一致，无缓存功能，out_o直接被优化掉了。alw
张小侃·2025-01-18 03:01

FPGA Verilog 阻塞赋值和非阻塞赋值

阻塞赋值和非阻塞赋值的区别阻塞赋值阻塞赋值（=）必须是阻塞赋值完成后，才进行下一条语句的执行；赋值一旦完成，等号左边的变量值立即变化。串行，立即生效。如b=a;赋值语句执行完后,块才结束。b的值在赋值语句执行完后立刻就改变的。可能会产生意想不到的结果。非阻塞赋值非阻塞赋值（<=），在赋值开始时计算表达式右边的值，在本次仿真周期结束时才更新被赋值变量，即赋值不是立即生效的；非阻塞赋值允许块中其他语句
杭州秃头程序猿·2025-01-18 02:57

分频器code

不管是分频还是倍频，都通过PLL实现或者用verilog描述实现。我们用ver
一条九漏鱼·2025-01-18 02:24

verilog中的阻塞赋值和非阻塞赋值的仿真

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、阻塞赋值语句二、非阻塞赋值语句总结前言Verilog中的赋值语句类型主要分为两类，阻塞赋值语句和非阻塞赋值语句，关于赋值赋值语句和非阻塞赋值语句的区别
DL_Zl·2025-01-18 01:18

HTTP与HTTPS的区别以及SSL/TLS加密知识总结

1.什么是HTTP？Http（HyperTextTransferProtocol），即超文本传输协议。它是在Web上进行数据交换的基础，是一种“客户端-服务器端”协议。简单来说，就是用来规范客户端与服务器之间通信行为的（规定了请求头，请求方法，响应码等等）。HTTP是应用层协议，是无状态的，默认端口为80。无状态：无状态即不记录每次请求的元信息，不记录与之前请求之间的关系。（为解决这个问题，通常会
旋转的冬瓜皮·2025-01-17 21:38

GDPU JavaWeb 大结局篇

目录实验复习代码模板课后巩固习题课件精简版GDPUJavaWeb程序设计复习，习题集，重点知识总结，一篇就够了。实验复习JavaWeb代码复习，在专栏也可查阅。
孑么·2025-01-17 18:49

软件工程知识总结

目录一、关于软件工程1.软件工程简介2.基本目标3.软件工程特点4.软件工程危机二、软件过程1.软件工程方法论2.支持开发过程的工具三、软件工程生命周期编辑四、软件工程代码示例五、总结一、关于软件工程1.软件工程简介软件工程是指在系统化、结构化和量化的方法下，对软件的开发、运行、维护和管理进行全面研究的学科和技术。它涵盖了软件开发的整个生命周期，从需求分析到设计、编码、测试、部署和维护，旨在提高软
吃吃喝喝睡睡.·2025-01-17 04:17

(179)时序收敛---＞(29)时序收敛二九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:32

(180)时序收敛---＞(30)时序收敛三十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:31

(158)时序收敛---＞(08)时序收敛八

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(159)时序收敛---＞(09)时序收敛九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(160)时序收敛---＞(10)时序收敛十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(153)时序收敛---＞(03)时序收敛三

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:01

(121)DAC接口---＞(006)基于FPGA实现DAC8811接口

1目录（a）FPGA简介（b）IC简介（c）Verilog简介（d）基于FPGA实现DAC8811接口（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL
FPGA系统设计指南针·2024-09-16 07:01

FPGA复位专题---（3）上电复位？

1目录（a）FPGA简介（b）Verilog简介（c）复位简介（d）上电复位？
FPGA系统设计指南针·2024-09-16 07:31

(182)时序收敛---＞(32)时序收敛三二

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三二（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:29

Quartus sdc UI界面设置（二）

1.在Quartus软件中，导入verilog设计之后，打开Tools/TimeQuestTimingAnalyzer界面大致分为上下两部分，上半部分左侧显示Report、Tasks，右侧显示欢迎界面；
落雨无风·2024-09-15 10:49

Java-后端程序员个人知识总结

文章目录概要1.编程语言2.数据结构与算法3.数据库知识4.框架和库5.服务器管理6.网络知识7.版本控制8.测试9.安全知识10.系统设计11.编码规范与最佳实践12.持续学习和适应能力概要后端程序员，主要负责应用程序的逻辑、数据库交互、服务器配置以及应用的性能优化等。成为一名优秀的后台程序员，需要掌握以下技能：1.编程语言掌握至少一种后台编程语言JavaPythonHtmlJavaScript
金肴羽·2024-09-14 13:58

通信电子线路知识总结（一）

本文章根据通信电子线路中的考点和重要知识梳理而成，对于基本的调协放大器的特点和作用以及理想回路，谐振回路中的特点和三极管的相关知识（例如共级接法和导通类型划分）进行梳理。绕射：不适用于较高频率，频率越高，损耗越大，但传播稳定，又称为表面波传播；折射和反射：短波无线电是利用电离层反射的最佳波段，主要靠天空电离层的折射和反射，又称为天波传播；频率比表面波高，但也局限于一段，当频率超过一定值后，电磁波就
udbdbdh·2024-09-13 09:30

牛客Verilog语法刷题Day 1

校验器的输入是由原始数据位和校验位组成对于奇偶校验，若合法编码中奇数位发生了错误，也就是编码中的1变成0或0变成1，则编码中1的个数的奇偶性就发生了变化，从而可以发现错误，但不能检测出是哪些位出错。对于一个设置为50MHz的移位寄存器，把16左移到128，需要（）nsA.30B.40C.50D.60本题答案选D,从16到128需要3位，50MHz的时钟为20ns，移动3位则为60ns时间(s)=1
SAChemAdvance·2024-09-13 03:47

连续发送多个数据（uart串口RS232协议/verilog详细代码+仿真）

写在前言以下内容详细源文件，已经上传个人主页资源，需要自取~目录写在前言需求分析UART简介整体架构流程小结需求分析使用串口（rs232协议）间隔1s连续发送16byte的数据。由于每次发送的数据只有8bit，16byte=128bit，所以要发送16帧。UART简介这里实验所使用的参数有：rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信：UART是一种
勇敢牛牛（FPGA学习版）·2024-09-12 22:45

备忘录模式（Memento）

本文一共分为两个部分，第一个部分是备忘录模式的基础知识总结；第二个部分是分享备忘录模式简单示例。一、备忘录模式总结1、模式意图在不破坏封装性的前
疯狂的阿吉·2024-09-12 04:53

前端基础知识点

以后会分享一些学习心得，程序代码，以及我的一些学习计划，还有每天学习后的知识总结。如果你和我一样，不甘于平凡，那么，就请给我点一个关注，我们互相交流，共同进步。
der..·2024-09-11 09:05

js知识总结

JavaScript（JS）是一种广泛使用的编程语言，主要用于网页开发，但也适用于非浏览器环境（如Node.js）。它支持面向对象、命令式、声明式（如通过函数式编程）和事件驱动式编程风格。以下是对JavaScript核心知识的一个总结：1.基础语法变量：使用var、let、const声明变量。let和const具有块级作用域，而var具有函数作用域或全局作用域。数据类型：包括原始类型（如Strin
软件技术NINI·2024-09-10 07:33

vue3知识总结

Vue3是Vue.js的最新版本，相较于Vue2，它在性能、API设计、类型支持等多个方面都有显著的改进和创新。以下是对Vue3知识的总结：一、性能优化响应式系统升级：Vue3使用Proxy替代了Vue2中的Object.defineProperty，实现了对对象变化的更广泛监测，包括对象的添加和删除，以及数组的长度和索引变化。这使得Vue3的响应式系统更加高效和准确。虚拟DOM优化：Vue3优化
软件技术NINI·2024-09-10 07:32

大数据知识总结（三）：Hadoop之Yarn重点架构原理

文章目录Hadoop之Yarn重点架构原理一、Yarn介绍二、Yarn架构三、Yarn任务运行流程四、Yarn三种资源调度器特点及使用场景Hadoop之Yarn重点架构原理一、Yarn介绍ApacheHadoopYarn(YetAnotherReasourceNegotiator，另一种资源协调者)是Hadoop2.x版本后使用的资源管理器，可以为上层应用提供统一的资源管理平台。二、Yarn架构Y
Lansonli·2024-09-09 22:22

【HarmonyOS】- HAR与HSP区别及使用原则

文章目录知识回顾前言源码分析1.2.3.拓展知识总结知识回顾前言HAR与HSP源码分析1.2.3.拓展知识总结系统提供了两种共享包，HAR静态共享包和HSP动态共享包。
数的羊都睡了·2024-09-09 20:41

第11周作业---HLS编程环境入门

目录HLS概念HLS是什么HLS与VHDL/Verilog有什么关系?
pss_runner·2024-09-08 09:41

VCS简介

1.2.1关于VCSVCS是VerilogCompiledSimulator的缩写。VCSMX®是一个编译型的代码仿真器。
XtremeDV·2024-09-07 08:14

vcs 入门

vcs即verilogcompilesimulator支持verilog,systemVerilog,openvera,systemC等语言，同时也有代码覆盖率检测等功能。
hemmingway·2024-09-07 07:36

JavaScript高阶笔记总结（Xmind格式）：第一天

Xmind鸟瞰图：简单文字总结：js高阶知识总结：理解Object：1.返回一个由一个给定对象的自身可枚举属性组成的数组：Object.keys(对象名)2.in判断属性是否存在："属性名"in对象名3
星河路漫漫·2024-09-06 02:27

Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现

2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程
2401_84185145·2024-09-05 23:38

软件测试之压力测试知识总结

点击文末小卡片，免费获取软件测试全套资料，资料在手，涨薪更快压力测试压力测试是一种软件测试，用于验证软件应用程序的稳定性和可靠性。压力测试的目标是在极其沉重的负载条件下测量软件的健壮性和错误处理能力，并确保软件在危急情况下不会崩溃。它甚至可以测试超出正常工作点的测试，并评估软件在极端条件下的工作情况。在软件工程中，压力测试也被称为耐力测试。在压力测试中，对AUT进行短时间的压力测试，以了解其承受能
测试1998·2024-09-05 21:22

Verilog2. C语言3. 数组4. 关键词5. 模块

###5.2.4Verilog数组VSC语言数组####Verilog数组在Verilog语言中，数组通常被称作内存。
行者..................·2024-09-05 10:41

JavaWeb开发知识总结(JSP,EL,JSTL)

JavaWeb开发知识总结(JSP,EL,JSTL)1.JSP概述JSP技术：Java服务器端页面（JavaServerPages），是一种动态网页开发技术。
Sunmos·2024-09-04 03:49
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他