verlog

用verlog实现红路灯

Verilog是一种用于描述和模拟电子系统的硬件描述语言(HDL)。下面是一个简单的例子，使用Verilog实现红路灯控制器。首先，需要定义红灯、黄灯和绿灯三个输出信号：outputred;outputyellow;outputgreen;然后，需要定义一个时钟信号，用于同步灯的闪烁：inputclk;接下来，可以使用一个时间变量time来记录当前的时间。在每一个时钟周期内，将time加上1。re
黄涵奕·2024-01-01 02:12

Cordic v6.0 IP CORE使用说明

一、前言：最近打算用Verlog写一个Cordic算法程序，先看看官方的IPCORE的接口设计和所实现的功能作为参考。
懂懂懂懂懂懂懂·2020-09-15 04:01

一种简单的软件延时

verlog语言reg[1:0]Filter_cnt=2'b11;regRxD_bit=1'b1;always@(posedgeclk)if(OversamplingTick)beginif(RxD_sync
qqliyunpeng·2020-08-18 16:45

Verlog HDL学习笔记2——Verilog HDL的基本语法

把握今天，才能拥有明天！参考资料：Verilog数字系统设计与FPGA应用词法规定：关键字标识符格式常量及其表示：VerilogHDL用4种基本的值来表示逻辑电路的逻辑状态0：逻辑0或“假”1：逻辑1或“真”x：未知状态z：高阻常量：整数：’实数：就是浮点数十进制格式：0.1指数格式：13_5.1e2字符串：双引号括起变量的数据类型wire,reg,parameter,large,integer,
lhbat·2020-08-08 19:12

Verlog HDL学习笔记1——Verilog HDL的基本单元模块

个人博客：https://www.lhbat.com参考资料：Verilog数字系统设计与FPGA应用VerilogHDL系统的设计步骤：1.把系统划分成模块2.规划各模块的接口3.对模块的编程并连接各模块的系统设计VerilogHDL程序的基本结构module模块名（端口列表）端口定义：input输入端口output输出端口inout输入输出端口数据类型说明：wireregparameter逻辑
lhbat·2020-08-08 11:25

原子的OV7670模块Verilog实现

原子的OV7670模块Verilog实现该模块是由原子公司自己开发设计的，主要面向对象为STM32（所以用Verlog实现总感觉有点别扭）。
JOY_shiyue·2020-07-05 06:11

为什么说FPGA是硬件并行的？

习天天83人赞同不能拿vhdl／verlog当编程语言来理解。
Tiger-Li·2020-07-04 20:58

FPGA基础学习之数字时钟设计1

软件平台：quarters-ii11.0使用语言：verlog二、模块层次说明系统由顶层、数据转换模块、显示模块、时钟分频模块组成。
weltry_csdn·2020-06-29 17:36

程序员从入门到放弃，书籍推荐

大学主修嵌入式系统，学习过模电、数电、微机原理、FPGA、C/C++、Verlog、Linux等。
雪飞_海·2020-06-26 07:22

VHDL顶层调用Verilog模块（转）

VHDL调用Verilog模块的时候，要在实例化模块前，加上“verilogmodelGM：”VHDL调用verlog：verilogmodule：//Verilog底层文件里的端口声明modulem(
gududeyhc·2020-06-23 11:52

菜鸟的三月随想

经过自己的循序渐进，跟着学校课程以及马士兵的视频，Java基本上不再惧怕，班上常有两个学力不济的同学向我请教，或者等于是让我帮他们编程，使我想到当年自己抓耳挠腮写C、写Verlog的场景，也是四处求人，
尼大玛·2020-03-08 04:17

白盒工具介绍

TestC,C++代码分析和动态测试CodeWizardC,C++代码静态分析Insure++C,C++实时性能监控以及分析优化其它公司.test.Net代码分析和动态测试logiscopec/c++Verlog
深山老人小狮子·2020-01-07 17:34

InnovEDA PowerPCB/BGA Suite 4.0.1 + InnovEDA Visual HDL V6.7.8 for Verlog

InnovEDAPowerPCB/BGASuite4.0.11CDInnovEDAVisualHDLV6.7.8forVerlogWISE产品:GerbTool.v15.0联系QQ：1458538100邮件(Email)：[email protected]    [email protected]产品：Aegis.AcslXtreme.v1.3.2-ISO1CD(复杂的下一代连续动态系统与过
promax2016·2016-02-16 17:00

【翻译】Quartus II里如何仿真

在Quartus II里仿真Verlog设计 本文介绍Quartus II仿真器的基本特点。演示仿真器如何判断电路的正确性和性能。
·2015-11-09 13:32

一种简单的软件延时

verlog语言reg[1:0]Filter_cnt=2'b11;regRxD_bit=1'b1;always@(posedgeclk)if(OversamplingTick)begin  if(RxD_sync
qqliyunpeng·2014-11-20 20:00

电子专业所学的软件

学单片机需要学C语言，学Keil、WAVE、IAR、ICC、MPLAB软件的使用，学汇编语言；在用到上位机界面编程时，需要学C++、VC++、VB语言等；用CPLD/FPGA/SOPC时，需要学VHDL和Verlog
msephd·2012-01-29 11:00

白盒测试工具

TestC,C++代码分析和动态测试CodeWizardC,C++代码静态分析Insure++C,C++实时性能监控以及分析优化其它公司.test.Net代码分析和动态测试logiscopec/c++Verlog
S.l.e!ep.￠%·2009-01-08 00:00
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他