DSP学习笔记

1. DSP 有哪些特点？

哈佛总线结构、流水线结构、硬件乘加单元、优化的指令集。（简要叙述这特点）

2. 哈佛结构与冯·诺依曼结构的区别？

哈佛：程序存储区与数据存储区分开，程序总线与数据总线分开。优点：取指和读写数据可同时进行，加快指令执行速度。

冯·诺依曼：程序与数据共用存储空间，程序与数据共用总线。优点：存储空间利用效率高。

3. 数字信号处理系统的基本组成包含哪几个部分？

模拟信号采集、数字信号处理、模拟信号输出（画出基本组成框图）。

4. DSP 的分类？定点型与浮点型 DSP 各有什么特点？

按数据格式划分：定点、浮点

按用途划分：通用、专用

定点 DSP：定点运算速度快，定点数动态范围小，定点运算亦发生溢出(需要

软件确保不发生溢出)，浮点运算时间长，价格相对便宜；

浮点 DSP：浮点运算速度快，浮点数动态范围大，浮点运算一般不会发生溢

出，价格相对昂贵。

5. DSP 主要由哪些部分组成？

CPU、内存、外设

6. DSP 上的外设主要分为几大类？

控制、模拟、通讯

7. TI C2000 DSP 的主要应用领域？

新能源、电机控制、数字电源、工业驱动、智能电网、传感检测等。

8. F2812 CPU 的字长是多少？定点/浮点型？主频能达到多高？

32 位、定点型、150MHz

9. 简述 F2812 CPU 的哈佛总线结构。

程序地址总线(22bit)、程序读数据总线(32bit)、数据读地址总线(32 位)、

数据读数据总线(32bit)、数据/程序写数据总线(32bit)、数据写地址总线(32位)。

10. F2812 CPU 的流水线有多少级？具体包含哪些阶段？各阶段的作用是什么？

8 级，取指 1、取指 2、译码 1、译码 2、读 1、读 2、执行、写(各阶段作用见书上)。

11. F2812 内部存储空间的 Flash 和 SARAM 有多大？Flash 划分为多个扇区的优

点是什么？外部存储扩展空间有多大？

128KW、18KW。

可对各个扇区进行独立擦写、减少对未使用扇区的不必要的擦写，可延长相应扇区的寿命。

1.5M。

12. F2812 的外部总线的地址总线与数据总线分别是多少位？

地址：19 位。数据：16 位。

13. F2812 包含哪些外设模块？

Watchdog、CPU Timer、GPIO、PIE、EV、ADC、SPI、SCI、eCAN、McBSP

14. F2812 的片上时钟种类及其作用？

XCLKIN/OSCCLK、CLKIN、SYSCLKOUT、LSPCLK/HSPCLK(各自用于哪些模块见书上）

15. F2812 时钟源种类？片上振荡器(OSC)的作用是什么？

外部时钟、无源晶体+OSC

OSC 为片上振荡器，为无源晶体提供振荡电路，产生系统工作所需要的时钟信号。

16. PLL 锁相环的工作模式有哪几种？如何选择？各模式下系统时钟频率为多少？ PLL 倍频系数范围为多少？PLL 模块最高能将输入时钟频率提高多少倍？

禁用、旁路、使能(各模式下的系统时钟频率以及如何选择见书上)

PLL 倍频系数范围：(1~10)/2。5 倍。

17. 请举例说明一种时钟方案向 F2812 提供最高主频。

外部提供 30MHz 时钟，经 PLL 先倍频 10 倍，再进行 2 分频，得 F2812 允许的最高主频 150MHz。

18. F2812 的高速外设时钟与低速外设时钟各自提供给哪些外设模块？各自频率

范围及其默认值分别为多少？

HSPCLK：EVA/B、ADC；LSPCLK：SCIA/B、SPI、McBSP。

频率范围及其默认值为相对于 SYSCLKOUT 的频率，请参考书上。

19. 简述 F2812 看门狗的作用及其基本工作原理。

见书上。

20. F2812 看门狗的工作时基是什么？（OSCCLK/CLKIN/SYSCLKOUT？）总的分频

系数范围是多少？

OSCCLK，1/512*(1/1~1/64)。

21. F2812 看门狗启用时，正确的“喂狗”指令是如何写寄存器 WDKEY[7:0]？若喂狗指令不正确，会导致什么结果？

先写 0x55，再写 0xAA。立刻产生复位信号，导致系统复位。

22. 若 F2812 的外部输入时钟突然丢失，F2812 的 CPU 是否继续工作？看门狗是否继续工作？请说明理由。

CPU 由内部 PLL 提供跛行时钟继续工作，看么够停止计数，因为看门狗的工作时钟为 OSCCLK。

23. F2812 片上有几个 CPU 定时器？各自用途是什么？

3 个。用途参考课本。

24. 按图简述 CPU 定时器的基本工作原理？

由 SYSCLKOUT 提供基本时基给预分频计数器进行计数，预分频计数器减计数到 0 时产生一个计数脉冲给 CPU 定时器的计数器，CPU 定时器即进行减计数。CPU 定时器减计数到 0 时，重新加载周期寄存器的值并继续进行减计数。

25. CPU 定时器为多少位？计数方式是什么？计数时基是什么？何时触发定时器中断标志？

32 位。减计数。SYSCLKOUT 经 16 位预分频计数器减计数产生 32 位计数器的计数时基。CPU 定时器减计数到 0 时触发定时器中断标志置 1。

26. CPU 定时器的周期寄存器重新装载的条件有哪些？

参考课本。

27. 若 SYSCLKOUT=150MHz，如何配置寄存器 TDDRH:TDDR 和 PRDH:PRD 使得 CPU 定时器的计数周期为 1s？

参考课本。

28. CPU 定时器在遇到仿真断点时，有哪几种工作模式？

参考课本。

29. F2812 有哪几种低功耗模式？简述各模式下 F2812 的工作状态。

IDLE、STANDBY、HALT(各模式下工作状态请参考课本)。

30. 降低 F2812 的功耗的途径有哪些？

空闲时进入上述低功耗模式、降低工作频率、关闭未使用的外设时钟。

31. F2812 工程程序主要由哪些文件组成？各有什么作用？

源程序文件、头文件、命令文件、运行支持库。作用请参考课本。

32. H0 或 Flash 中引导入口的存储空间需要存放什么功能的指令？为什么？

跳转指令，跳到_c_int00。

_c_int00 是 C 语言运行环境初始化函数所在的段。由于此段的起始地址不 一定为 H0 或 Flash 的引导入口地址，因此必须在 H0 或 Flash 的引导入口地址处 插入跳转指令使程序跳转到_c_int00 处开始执行，待运行环境初始化完成后会 从_c_int00 中跳转到 main 函数中开始执行用户代码。

33. F2812 程序的 main()函数中一般需要包含哪些初始化内容？

一般都会包含系统初始化(InitSysCtrl——看门狗、PLL 和外设时钟)、PIE 初始化( InitPieCtrl——中断使能、标志寄存器)、PIE 中断向量表初始化 (InitPieVectTable)。其它外设初始化仅在使用的情况下才需要。参考课本。

34. 命令文件(cmd)文件中的MEMORY和SECTIONS这两条伪指令的作用是什么？

参考课本。

35. 简述 SECTIONS 中常用到的伪指令及其作用。

参考课本。

36. 简述外设寄存器变量的定义与地址分配过程。

头文件中定义寄存器变量的结构体类型，GlobalVariableDefs.c 文件中定义寄存器变量并将其分配到相应的寄存器段中，cmd 文件中将寄存器段映射到相应的寄存器物理地址空间中。

37. 简述如何检查程序的存储空间分配是否合理？若不合理，如何修改？

程序编译后可以查看工程文件夹内 Debug 文件夹下生成的对应的.map 文件，该文件中给出了存储空间的使用情况。为确保程序能够正常运行，需确保各程序段或数据段所分配的程序空间留有一定的裕量。若各段所要求的存储空间超出分配的存储空间，则编译出错，且.map 下显示所分配的空间未使用。若各段所要求的存储空间接近分配的存储空间，则编译不会出错，但.map 文件中显示所分配的空间的未使用部分已很少。若发生这两种情况，均需在 cmd 文件中对存储空间进行重新划分，确保给各所分配的空间足够且留有一定的裕量。

38. F2812 有多少个 GPIO 口？有什么特点？驱动能力为多少？复位默认为什么状态？

56 个可编程功能复用 GPIO。

可独立控制 I/O 功能、方向和输入限制窗时间(消抖)。

4mA。

复位默认为通用 I/O 功能，且为输入引脚。除少数 GPIO 口(参考 课本)内部

无上拉之外，大多 GPIO 口内部有上拉电阻，因此悬空的引脚电平默认为高电平状态。

39. 为什么将 GPIO 配置为通用 I/O 口时，需确保该 I/O 对应的外设中断功能为禁

止状态？

F2812 上所有 GPIO 口为 I/O 和外设功能复用的，但其只有输出功能是可选择作为 I/O 输出还是外设输出，输入功能是始终使能且是始终同时输入到 I/O 模块和外设模块的。因此，若将 GPIO 口配置为通用 I/O，那么无论其是输出引脚还是输入引脚，其引脚上的电平状态都会直接输入到外设模块中，所以必须将该引脚所对应的外设中断屏蔽，否则会引起中断触发。

40. 简述 GPxMUX、GPxDIR、GPxQUAL、GPxDAT、GPxSET、GPxCLEAR、GPxTOGGLE

寄存器的作用。

参考课本。

41. F2812  有多少个CPU级中断？可分为哪些类？各类有哪些中断资源？片上外

设有多少个中断？

32 个。硬件中断、软件中断。具体中断资源请参考课本(重点掌握 18 个硬件 中断资源)。 外设级有 45 个中断。

42. 简述 CPU 级中断控制寄存器或寄存器位及其作用。

IFR、IER、INTM(ST1.0)。作用参考 PPT。

43. 简述 F2812 上 PIE 模块的作用及中断管理结构。

F2812 只有 18 个 CPU 级硬件中断资源，不足以处理其 45 个外设级硬件中断。PIE 模块用于中断扩展。45 个外设级中断请求向 PIE 模块产生中断请求，再由 PIE 模块向 CPU 产生中断请求。CPU 响应 PIE 请求来处理外设中断请求。PIE 总计可管理 96 个中断资源，将其分为 12 组，每组 8 个。PIE 模块的每组中断资源对应 CPU 级的一个硬件中断资源。PIE1~PIE12 组分别对应 CPU 级的 INT1~INT12。

44. 简述 PIE 模块中断控制寄存器及其作用。

PIEIFR(每组 1 个)、PIEIER(每组 1 个)、PIEACK(一个寄存器，每组 1 位)。

作用参考课本。

45. 简述外设中断请求与中断处理流程。

中断请求：

外设中断事件会触发外设中断标志置位。外设级中断使能时，外设向 PIE 模 块发送中断请求，使相应组的 PIEIFRx 中的相应位 y 置位。若对应组的 PIEIERx 中的相应位 y 为 1(即中断使能)，且 PIEACK 寄存器中相应组的 ACKx 位为 0(允许响应该组中断)，则 PIEACK 中的 ACKx 位被置 1，同时 PIE 模块向 CPU 级发送中断请求 INTx，使 CPU 级中断标志寄存器 IFR 中的第 x 位置 1。若 CPU 级的中断使能寄存器 IER 中的第 x 位为 1，即使能 INTx 中断，且全局中断使能(INTM=0)，

则 CPU 响应外设中断请求。

CPU 响应中断：

CPU 开始响应中断后，IFR 和 IER 寄存器中相应位被清 0，INTM 位被置 1(中断被全局禁止)。然后，从 PIE 模块获取中断向量表，并将 PIEIFRx.y 清 0，再转去执行中断服务子程序。在出中断服务子程序之前，需手动清除 PIEACK 中的ACKx 位，以允许 PIEx 组中断能够继续被 CPU 响应。出中断服务子程序之后，IER 和 INTM 又被自动重新使能。 参考 PPT 中的流程图。

46. 在 CPU 响应中断时，哪些中断标志位被自动清零？

PIE 级和 CPU 级相应的中断标志位被自动清零，外设级中断标志位需要软件清零。

47. 简述 PIE 模块的中断优先级以及如何实现中断嵌套。

包括 PIE 模块的中断优先级顺序、作用；要实现中断嵌套，需要在中断服务子程序中如何操作，中断嵌套与中断优先级是否有关。

48. 简述什么是中断向量？什么是中断向量表？

参考 课本。

49. F2812 外部中断资源有哪些？外部中断触发事件有哪些？

XINT1、XINT2、XNMI。中断触发事件可选择外部中断引脚上升沿或下降沿。

50. 要编程实现一个外设中断处理，需要做哪些基本配置？

a. 使能 PIE，初始化 PIEIFR、PIEIER、PIEACK 以及 PIE 中断向量表；

b. 初始化外设，使能外设级中断；

c. 定义中断服务子程序，并将中断服务子程序的函数地址赋到中断向量表中

相应的中断向量；

d. 将 PIEIERx.y（第 x 组第 y 个中断资源）置 1 使能中断，将 PIEACK 寄存

器中的 ACKx 清 0 以允许 CPU 响应 PIEx 组中断请求；

e. 将 CPU 级中断使能寄存器 IER 第 x 位置 1 以使能 CPU 级的 INTx 中断；

f. 将全局中断使能位 INTM 清 0 以使能全局中断。

51. F2812 事件管理器(EV)主要由哪几个部分组成？分别有什么用途？（四个部分）

通用定时器、全比较/PWM 单元、捕获单元、QEP 电路。用途请参考 PPT。

52. 事件管理器中有几个通用定时器？通用定时器与 CPU 定时器相比有哪些不同？（位数、结构、工作方式、中断事件等方面）

EVA 和 EVB 各有 2 个通用定时器。

通用定时器：16 位；包含计数器、比较寄存器(双缓冲)、周期寄存器；可连

续增计数、连续增/减计数、定向增/减计数；可产生对称和非对称 PWM 波；中断

事件有下溢、上溢、比较匹配和周期匹配。

CPU 定时器：32 位，连续减计数，只在减计数到 0 时使中断标志置位。

53. PWM 控制的优势有哪些？

PWM 信号为数字信号，抗噪声能力强，容易在 DSP 上实现。

54. 非对称 PWM 和对称 PWM 分别如何产生？其周期和脉宽如何控制？(两种 PWM 波形所对应的定时器计数方式、定时周期与周期寄存器值的关系、脉宽与比较寄存器值的关系) 

非对称 PWM：连续增计数模式

对称 PWM：连续增/减计数模式

周期由定时器的周期寄存器控制，脉宽由比较寄存器控制。具体周期、脉宽与周期寄存器、脉宽寄存器值之间的关系请参考课本

55. 事件管理器中有几个全比较单元？全比较/PWM 单元主要功能是什么？由哪几个部分组成？工作时基由哪个定时器提供？

EVA 和 EVB 各有 3 个全比较单元。

主要功能为产生 6 路频率相等带死区的 PWM 输出，主要用于三相全桥电路的驱动，如三相整流、逆变、三相电机驱动等等。

包括全比较单元、对称/非对称波形发生器、可编程死区单元、输出逻辑、SVPWM 状态机。

EVA 模块由 GP Timer1 提供，EVB 模块由 GP Timer3 提供。

56. 生成 SVPWM 波形时，定时器工作在什么模式？使用了哪些比较寄存器？

连续增/减计数模式，值使用 CMPR1 和 CMPR2。

57. 产生 SVPWM 中，要生成一个电压矢量，需要确定哪些参数？分别配置到哪

个寄存器中去？

T1、T2、初始矢量、转向比较寄存器、动作寄存器

58. 通用定时器与全比较/PWM 单元的 PWM 输出有什么区别？各自的 PWM 周

期和脉宽分别由什么控制？(PWM 的数量、是否带死区、SVPWM、用途) 

通用定时器 PWM：

每个通用定时器可产生一个 PWM 输出。可用于简单的只需要一路 PWM 信号的控制应用中。周期由定时器的周期寄存器控制，脉宽由定时器的比较寄存器控制。

全比较/PWM 单元：

可产生 6 路 PWM 输出，分为 3 对，每对 2 路。6 路 PWM 输出频率相同，每对 PWM 脉宽相同且可独立配置，每对中的 2 路 PWM 之间可设置死区时间。可产生 SVPWM。可用于三相全桥电路的驱动控制。周期由定时器的周期寄存器控制，脉宽由全比较单元的比较寄存器控制。

59. 事件管理器中有几个捕获单元？各自能选择的工作定时器是什么？

EVA 和 EVB 各有 3 个捕获单元。CAP1/2 只能选择 EVA 中相同的定时器，CAP3 可独立选择 EVA 中的定时器。CAP4/5 只能选择 EVB 中相同的定时器，CAP6 可独立选择 EVB 中的定时器。

60. 捕获单元的基本工作原理是什么？（PPT 中的功能）有哪些基本用途？

基本工作原理：检测外部引脚边沿(捕获边沿)；保存捕获边沿发生时定时器中的计数值。

基本用途：事件捕获(可用于外部中断功能)；启动内部 ADC；脉宽、频率测量(可用于电机转速测量、脉搏测量等等)。

61. 捕获单元的 FIFO 有什么特点？（FIFO 的级数、各自所存的捕获值、FIFO 有哪些状态）在什么情况下会产生捕获中断？

2 级 FIFO，分为 TOP Stack 和 Bottom Stack。捕获值、状态及捕获中断条件参考课本。

62. 正交编码(QEP)电路的用途是什么？其基本功能是什么？

用途：检测电机的转速、转向、转角。

功能：鉴别增量式光电编码器输出的 A、B 相脉冲相位差，确定转向；对 A、 B 相脉冲进行 4 倍频，提高转角分辨率。

63. QEP 电路工作定时器可选择哪个通用定时器？定时器工作在什么模式？（计数模式、时钟和计数方向由谁提供）

EVA：GP Timer2，定向增/减计数模式，计数时钟为 QEP 电路输出的脉冲，

计数方向为 QEP 电路输出的方向。

EVB：GP Timer4，与上面类似。

64. QEP 电路的输入和输出信号分别是什么？

输入为增量式光电码盘输出的 A、B 相脉冲，输出为光电码盘脉冲的 4 倍频脉冲信号与电机转向信号。

65. QEP 电路对光电码盘输出的脉冲信号进行了几倍频？有什么好处？

4 倍频。能将电机转角测量的分辨能力提高 4 倍。

66. 简述 ADC 模块的基本特点。

ADC 转换核心个数、转换位数、模拟输入电压范围、模拟通道数及其组合方式、采样模式(同步采样需说明能同步采样几个通道)、最高采样速率。

67. 简述 ADC 模块排序器的工作原理与排序方式。

两个 8 通道排序器：SEQ1 和 SEQ2。每个排序器中的 8 个排序通道按序号依次排列，每个序号所对应排序通道均可指向 16 个模拟输入通道中的任何一个模拟通道，实现对模拟输入通道采样顺序的排列。当启动排序器转换时，排序器按自身的通道顺序依次转换各通道所对应的模拟输入通道，直至转换完了指定个数 的通道，排序器停止或从头开始重新进行排序转换，并触发中断标志置 1。两个排序器可工作在独立双排序模式和级联单排序模式。

独立双排序模式：两个排序器各自独立工作，有独立的启动控制、转换通道控制和中断控制信号。

级联单排序模式：将 SEQ1 和 SEQ2 级联成一个 16 通道的排序器 SEQ，采用自身的启动控制、转换通道控制和中断控制信号(使用 SEQ1 的资源)。

68. 简述 ADC 模块的模拟输入通道选择和排序控制。

在 ADCCHSELSEQ1/2/3/4 寄存器（通道选择排序寄存器）中将需要采样的模拟输入通道按所要求的顺序排列在低序号上，SEQ1/SEQ 从 CONV00 开始，SEQ2 从CONV08 开始。在 ADCMAXCONV 寄存器(最大转换通道数寄存器)中设置排序器所要

转换的通道的数目。排序器实际所要转换的通道的数目等于 ADCMAXCONV 中设置的值加 1。启动排序器时，排序器按 CONV00→CONV01→CONV02→...(SEQ2 从 CONV08 开始)顺序依次选择各自所指定的模拟输入通道并进行 A/D 转换，当指定

数目的通道转换完后即停止转换(启动/停止模式)或重新进行排序的循环转换 （连续转换模式）。

69. 简述 ADC 模块的采样模式。

顺序采样：在接收到启动转换信号(SOC)时，按排序器的工作模式和排序器的通道配置进行顺序转换，转换结果按排序器次序存入结果寄存器(SEQ1: ADCRESULT0~7；SEQ2：ADCRESULT8~15；SEQ：ADCRESULT0~15)。

同步采样：在接收到 SOC 时，按排序器的通道顺序对 ADCINAx 和 ADCINBx 进 行同步采样，然后先后进行 A/D 转换，转换结果依次放入 ADCRESULTn 和 ADCRESULTn+1 中。

70. 简述 ADC 模块的转换模式

启动/停止，连续转换。参考课本。

71. 简述 ADC 模块各排序器的 SOC 触发源。

参考 课本。

72. 简述 ADC 模块的上电顺序。

参考 课本。

73. 简述 SPI 通讯的特点。

SPI 通讯为一种同步串行通讯方式。通讯双方一方为主机，另一方为从机。

主从机通讯由同步时钟来控制数据的收发。同步时钟由主机控制发出，其频率即为串行通讯的波特率。SPI 通讯可实现全双工串行通讯，是一种高速串行通讯方式。

74. 简述 SPI 总线

CLK、MISO、MOSI、SS。

75. 简述 SPI 通讯的基本原理

标准 SPI 模块包含发送缓冲器、移位寄存器、接收缓冲器、时钟产生逻辑等。 SPI 通讯过程中，待发送的数据先写入 SPI 模块的发送缓冲器。由主机控制 发出同步时钟 CLK 开始进行数据传输。发送缓冲器的数据在开始传输时自动装入 到移位寄存器中，并在 CLK 的控制下进行左移。移位寄存器的 MSB 位(最高位)在 CLK 的一个边沿移出至输出数据线上，在 CLK 的另外一个边沿则将输入数据线上 的数据移入到移位寄存器的 LSB 位(最低位)。数据传输完后，移位寄存器中接收 到的数据自动装入到接收缓冲器，供程序读取。

76. 简述 F2812 SPI 模块的工作模式

主机模式：该模式下，由 DSP 发出同步时钟控制数据的传输。SPICLK 为同 步时钟输出引脚，SPISOMI 为数据输入引脚，SPISIMO 为数据输出引脚，SPISTE 为输出引脚。当向 SPI 模块的 SPIDAT 或 SPITXBUF 中写入数据时，DSP 会立即输 出同步时钟，开始一次数据传输。数据逐位从 SPISIMO 引脚输出，SPISOMI 引脚 的数据则被逐位移入到 SPIDAT 中。数据传输完后，SPIDAT 中的数据自动装入到 SPIRXBUF 中。数据传输期间，SPISTE 输出低电平信号，可用于选择或使能从设 备。SPI 通讯的波特率即为 DSP 输出的 SPICLK 的频率。

从机模式：该模式下，由外部主机发出同步时钟控制数据传输。SPICLK 为同步时钟输入引脚，SPISOMI 为数据输出引脚，SPISIMO 为数据输入引脚，SPISTE 为使能输入引脚。数据传输中，写入到 SPIDAT 或 SPITXBUF 中的数据在 SPICLK 引脚接收到同步时钟时开始从 SPISOMI 引脚逐位输出，SPISIMO 引脚的数据则在 同步时钟下逐位移入到 SPIDAT 中。数据传输完后，SPIDAT 中的数据自动装入到 SPIRXBUF 中。数据传输期间，SPISTE 引脚输入低电平时允许 SPISOMI 引脚输出数据，SPISTE 引脚输入高电平时则将 SPISOMI 引脚置为高阻状态，禁止数据的输出。SPI 通讯的波特率即为外部主机控制发出的 SPICLK 的频率。

77. F2812 的 SPI 通讯的数据位数可设置范围为多少？当设置的位数小于最大位数时，需对待发送数据和接收到的数据做如何处理？

1~16位。对待发送的数据需先进行左对齐(左移)，再写入 SPITXBUF或 SPIDAT；对接收到的数据，需屏蔽无效的高位数据(“与”)。

78. F2812 SPI 通讯允许的最大波特率为多少？

LSPCLK/4。(CPU 主频为 150MHz 时，LSPCLK 最大频率为 150MHz，默认频率为 37.5MHz)。

79. 简述 SPI 通讯的四种时序控制方式。

参考 课本。

80. 简述 SPI 模块的 FIFO 工作原理及其优点。

发送数据：TXFIFO 级数、位宽、状态指针 TXFFST、中断触发级 TXFFL，中断触发条件。

接收数据：RXFIFO 级数、位宽、状态指针 RXFFST、中断触发级 RXFFL，中断触发条件。

优点：在批量传送数据时，可提高数据传输效率、减少 CPU 干预的次数，从而使 CPU 可以更高效地执行其他数据处理或控制任务。

81. SPI 模块有几个中断资源？

标准 SPI 模式(无 FIFO)下，由于数据接收和发送同时进行，即数据的发送和接收是同时完成的，所以只需一个中断资源对数据传输进行处理——SPIRXINT。 SPI FIFO 模式下：由于接收器和发送器各自有 16 级的 FIFO，各自也可设置不同的中断触发级，所以，触发接收中断和触发发送中断的时间可能不同。因此，在 FIFO 模式下，SPI 模块有接收中断(SPIRXINT)和发送中断(SPITXINT)这两个中断资源,且 SPIRXINT 比 SPITXINT 的中断优先级高。

82. 简述异步通信与同步通讯的区别。

同步通讯：收发双方使用一个同步时钟来进行数据的传输。同步串行通讯时，收发双方数据位的发送和接收的时间都由同步时钟进行同步，数据传输的开始和结束也由同步时钟控制。因此，数据的传输直接由同步时钟进行位同步，而无需额外的起始位和结束位来进行帧同步。数据传输效率高，速度快。只要同步时钟频率不超过收发双方所允许的频率，在无通讯干扰的情况下，基本不会出错。

异步通讯：收发双发不使用串行同步时钟，由双方各自的时钟实现数据帧的同步。但要求双方使用同一标称频率。由于收发双方时钟不同，标称频率虽然相同，但难免存在一定偏差。为克服不同时钟的偏差，数据以帧的方式进行传输，每个帧需包含起始位和停止位以进行帧同步。帧同步即为在每一帧数据传输的开始重新对收发双方时钟进行同步，可避免之前数据传输过程中时钟累计偏差带来的影响。由于一个数据帧内的数据位相对较少，因此一个数据帧内时钟的累计偏差非常有限，对传输的影响可忽略。而且，在一个帧内，一个数据位采用多个时钟进行侦测，以克服收发双方时钟边沿误差的影响。异步通讯由于需要增加额外的帧起始位和停止位，且一位数据的传输需要多个时钟进行侦测，所以，异步通讯的效率相对较低，通讯速率也比同步通讯要慢。

83. 典型的异步串行通讯方式有哪些？

RS-232、RS-485、USB 等。

84. 国际上规定的 RS‐232 通讯的最高标准波特率为多少？

115200bps。

85. RS‐232 串行通讯的逻辑电平为多少？在 PC 机端，RS‐232  9 芯 D 型插座中，数据的接收、发送、信号地分别为哪几个引脚？

参考 课本。

86. 简述标准 SCI 模块的结构。

参考 课本

87. 简述 SCI 模块双机通讯中数据帧的格式。

参考 课本

88. F2812 SCI 模块多处理器通信中有哪些模式？各模式如何进行地址识别？

空闲线模式：发送数据时，数据块的第一个数据帧为地址帧，数据块之间需保持 10 个位以上的高电平；接收机通过判断数据帧之间的空闲周期是否为 10 个位以上高电平来判断下一帧是否为新数据块的地址帧。

地址位模式：发送数据时，数据帧中包含地址位信息。接收机通过判断每个帧的地址位来识别地址帧。

89. F2812 SCI 模块最高通讯波特率为多少？

LSPCLK/16。

90. 设单通道 ADC 位数为 24bit，采样率为 1200Hz，若需要将其采集到的信号实时传送给上位机，请问 RS‐232 通讯的波特率至少需要多少？

≥36kbps。

91. SCI 模块自动波特率侦测时，主机需发送什么字符？

参考 课本.

92. F2812 片上 SCI 模块的增强功能？

FIFO 功能、自动波特率侦测

93. 简述 SCI 模块的 FIFO 工作原理及其优点。

发送数据：TXFIFO 级数、位宽、状态指针 TXFFST、中断触发级 TXFFL，中断触发条件。

接收数据：RXFIFO 级数、位宽、状态指针 RXFFST、中断触发级 RXFFL，中断触发条件。

优点：在批量传送数据时，可提高数据传输效率、减少 CPU 干预的次数，从

而使 CPU 可以更高效地执行其他数据处理或控制任务。

94. SCI 模块有几个中断资源？

标准 SCI 模式(不使用 FIFO)：RXINT、TXINT

SCI FIFO 模式：RXINT、TXINT

RXINT 比 TXINT 优先级高。

95. F2812 上有几个 SPI 模块和 SCI 模块？

SPI：1 个。SCI：2 个。

96. McBSP模块的总线有哪些？采用什么通讯方式？串行字的长度可设置为多少？

总线:参考 课本

通讯方式：同步串行通讯

串行字长度：参考 课本

97. McBSP 工作于 SPI 兼容模式时，哪些总线被用于 SPI 通讯？分别是什么含义？

此种模式下 SPI 通讯的串行字长度可设为多少？

参考 课本。

98. CAN 通讯采用什么通讯方式？其通讯总线有哪些？通讯过程中每帧能传输多

少数据？通讯距离能达到多少？通讯速度能达到多少？

通讯方式：异步

通讯总线：参考 课本

每帧数据：参考 课本

通讯距离与速度：参考 课本

99. CAN 协议支持哪几种帧类型？各自什么含义？帧格式是什么？

参考 课本。

100. F2812 上的 eCAN 模块相较于标准的 CAN 模块，有哪些增强特点？

32 个邮箱(标准 CAN 有 16 个邮箱)，每个邮箱带独立接收屏蔽功能、时戳功能(标准 CAN 没有)，可设置发送优先级

101. 简述 F2812 片上 eCAN 模块邮箱的数据收发过程。

参考 课本

102. 简述 F2812 片内存储区的类型和大小。哪些可以作为程序存储区，哪些

可以作为数据存储区。

Flash：128KW，被分为 4 个 8KW 和 6 个 16KW 的扇区。

OTP：1KW，只能编程 1 次，不能擦写。

SARAM：18KW。M0——1KW；M1——1KW；L0——4KW；L1——4KW；H0——8KW。

PF0、PF1、PF2：外设帧存储区，外设寄存器的地址映射空间。

Boot Rom：4KW。引导 ROM 区，出厂固化了引导程序。

除 PF0/1/2 只能作为数据存储区之外，其它都既可作为程序存储区，又可作为数据存储区。

103. CSM 保护有什么作用？F2812 上哪些片内存储区受 CSM 保护？

防止反向工程。Flash、OTP、L0、L1

104. 片内 Flash 有哪些特点？

分为多个扇区

CSM 保护

低功耗模式

可编程等待时间

流水线模式增强线性取指性能

105. Flash 流水线有什么作用？Flash 流水线包含什么？

增强线性取指性能。

包含 2 级预取指缓冲器。每级 64 位，可缓存 2 个 32 位指令或 4 个 16 位指令。

106. F2812 外部扩展空间分为哪几个区？每个区各有多大存储空间？有哪些

外部信号线？

参考 课本

107. 外部存储区访问分为哪几个阶段，各阶段分别完成什么任务？

Lead、Active、Trail。具体参考 课本。

108. Boot ROM 中固化了哪些内容？引导加载程序中分别包含哪些函数？

引导加载程序、复位向量、CPU 向量表、IQmath 表。

引导初始化函数 InitBoot

引导模式选择函数 SelectBootMode

引导加载函数 BootLoader

退出引导函数 ExitBoot

109. 简述复位时 F2812 的片内 Boot ROM 的引导加载过程。

(1).调用引导初始化函数 InitBoot，初始化器件的工作模式为 28x 模式；

(2).调用引导模式选择函数 SelectBootMode，根据器件的 I/O 口状态确定期望的引导模式；

(3).若引导模式为 SCI、SPI 或者 XINTF，则调用引导加载函数从外部存储区中将程序加载到内部存储区，然后获取程序入口地址；若引导模式为引导至 H0 或内部 Flash，则获取相应的程序入口地址；

(4)调用 ExitBoot 函数；

(5)跳转到引导入口地址，完成引导过程，开始执行程序。