Zynq学习笔记

1、零碎知识总结

IP核： FPGA中的预先设计好、调试好的电路功能模块。【这里第一次理解到这个地步】

2 牛逼的校友博主

过年之前，争取把这个博主的文章学一遍，然后进行相关的配套算法的学习
https://www.eefocus.com/antaur/blog/16-01/376890_39201.html

3 对Zynq芯片的一些认识

(1)、Zynq可以进行完全类似于ISE的FPGA开发，使用Verilog语言或者是VHDL语言，这样进行开发，就相当于一个纯FPGA的操作(这一部分主要体现在cource_s1_Zynq的第四章 PL的“Hello World”LED实验)，有机会的话，在这里深入学习一下Verilog语言。

(2)、利用Vivado和SDK进行联合开发时，首先要做的就是创建一个新的硬件平台信息，在这个硬件信息平台上在调用一些官方提供的案例，就可以进行SDK开发，实现PS联合控制PL的一系列操作。

(3)、关于Zynq的IO口的认识

• 首先，需要注意的是，Zynq至少包括三种类型的IO口，分别是 MIO、EMIO、AXI GPIO。MIO和EMIO都属于PS上的IO口，直接由PS操作，在调用头文件，只调用#include "xgpiops.h"即可，而在调用AXI_GPIO时，则需要#include “xgpio.h”。
• MIO 这种IO口，在Zynq上的管脚是固定的，MIO分布在BANK0、BANK1中
• EMIO 这种IO,是通过PL部分扩展的，所以使用EMIO时候需要在约束文件中分配管脚，所以在设计EMIO程序的时候需要注意，要进行相应管脚的约束　(在这里提醒自己一点的是：MIO口没有所谓字母和数字的编号，只有EMIO口才有相应的数字和字母组合的编号，这是因为这部分端口都是扩展的端口，只有这样才能指定是哪一个端口，特别需要注意的一点是：所谓的LED灯实验和KEY实验中，约束管脚的时候，进行相应管脚的约束，这是因为这些EMIO管脚被特定的引出来了，不能被复用)
• AXI GPIO 是通过AXI总线挂在PS上的GPIO口，AXI_GPIO相当于GPIO的IP核。