ZYNQ-实现PL和PS端的协调设计

学习内容

建立BD工程关联LED和SW进行PS和PL端的协同设计

开发环境

vivado、sdk
开发板：zedboard、PYNQ-Z2

STEP 1：BD设计

和上次的工程类似这里的话不在重复，大家新建BD后进行添加ZYNQ7的ip核，打开后先不要对默认引脚进行修改，由于我们要PS和PL端进行联合使用，所以要用AXI总线进行数据互通，同时添加IP核axi_gpio绑定led和sw进行设计
添加两个GPIO 模块，一个 GPIO：8 位输入，一个为输出 GPIO：8 位Docmentation 可以看各个模块的详细说明，并将输出的 GPIO 口 make
external

这里需要用到复位 reset 模块和 interconnect 模块通样添加后把他们按着下图连接：

连接完成后，BD设计也算是完成了，然后重复之前说过的create HDL wrapper，和generate output products，export 导出，launch SDK。。

SDK

这里只是简单的进行LED的输出关联到SW，LED 和 SW的地址在这里查看

// An highlighted block
#define  LED ( *(volatile unsigned int *)0x41210000)
#define  SW ( *(volatile unsigned int *)0x41200000)
int main()
{
	while(1){
		LED=SW;
	}
}