必修居士

数电5_3——边沿触发的触发器

由于JK触发器存在一次变化问题，所以抗干扰能力差。
为了提高触发器工作的可靠性，希望触发器的次态（新态）仅决定于CLK的下降沿（或上升沿）到达时刻的输入信号的状态，与CLK的其它时刻的信号无关。这样出现了各种边沿触发器

边沿触发的触发器

1. 双D触发器

电路结构与工作原理

2. CMOS传输门的边缘触发器

2.1 电路图
2.2 工作原理
2.3 异步置位复位

电路图与工作原理

3. 维持阻塞触发器

3.1 电路图
3.2 工作原理
3.3 维持阻塞的D触发器

4. 动作特点

1. 双D触发器

电路结构与工作原理

用两个电平触发D触发器组成的边沿触发器，时钟相连

当CLK=0，触发器输出状态不变，FF1的状态与D相同
当CLK=1,上升沿到来时，触发器FF1的状态与上升沿到来前一刻的D相同，所以FF2的Q被置成D的状态，与其他时刻的D无关

2. CMOS传输门的边缘触发器

2.1 电路图

CLK为时钟信号
C,C’分别按图所示接入不同的传输门，传输门相当于开关，比如TG1只有C’=1，C=0的条件下导通

2.2 工作原理

当时钟信号CLK=0时C’=1,C=0,TG1导通，Q1’=D’,随着D变化而变化，同理TG2截止，TG3截止，TG4导通，输出的Q不变
当时钟信号CLK=1时C’=0,C=1,TG1封锁，TG2导通，Q1’等于上升沿到来前一刻的D’，TG3导通，TG4截止，输出的Q等于上升沿到来前一刻的D
所以是一个上升沿触发器

2.3 异步置位复位

电路图与工作原理

通过或门引入异步置位复位端，
$S_{D}=1,R_{D}=0$ , $Q = 1$
$S_{D}=0,R_{D}=1$ , $Q = 0$
一般情况下为低电平，则不产生影响

3. 维持阻塞触发器

维持阻塞触发器是另一种边沿触发器，其内部门电路主要为TTL电路

3.1 电路图

下图为维持阻塞结构的SR触发器，是有电平触发的同步SR触发器（去掉途中所标示的四根线）演变而来

为了保证CLK由低电平变高电平以后，无论S’,R’的状态如何改变，都不会影响S,R的状态，触发器的状态只取决于CLK上升沿到来时的状态

首先在电路增加G5,G6两个与非门和①②两根连线，时G3,G5；G4,G6分别形成SR锁存器。
当CLK有低电平变高电平时，S’R’端的地点评输入信号马上被存到这两个SR锁存器，
此后S‘R’的低电平信号消失，SR的状态也能维持不变
所以①线为置1线;②为置0维持线

但是，由于CLK=1期间，可能遇到S’=0，R’=1后S’=1,R’=0的情况，这使S=1,R=1,这种情况是不允许的，为避免这种情况

在电路中增加了③④两根线,将G3,G4也形成SR锁存器
当先后出现S=1,R=1的情况，锁存器的状态不会改变（因为与门的作用）
因为③可以阻止Q置0，所以称为置0阻塞线。同理④称为置1阻塞线

S’ D －置位端，低电平有效；R’ D －复位端，也是低电平有效。正常工作时接高电平

3.2 工作原理

当CLK=0时，G3,G4封锁，输出高电平，Q与Q’不变
当CLK由0变1，上升沿到来时，电路的状态由到来时的SR决定

3.3 维持阻塞的D触发器

a. 当CLK=0时，G 3 和G 4 被封锁，输出高电平，触发器保持原态，即Q*=Q
b. 当CLK由0变为1，即脉冲前沿到来时，G 6 门输出为D’,G 5 门输出为D,则G 3 门输出为D’, G 4 门输出为D。触发器输出Q=D
c. 当CLK=1时，G 3 和G 4 被开启，但输出互为取反，即必有一个为低电平。若G 3 输出为0，则将G 4 、G 5 门封锁，D数据封锁，通过①线维持Q=1，通过③线阻止Q=0；若G 4 输出为0，则G 6 门被封锁，D数据被封锁，使得Q=0，同时②线阻止Q=1，保持Q=0

4. 动作特点

边沿触发器的共同动作特点是触发器的次态仅取决于CLK信号的上升沿或下降沿到达时输入的逻辑状态，故有效地提高了触发器的抗干扰能力

你可能感兴趣的:(数字逻辑电路)

Quartus网盘资源下载与安装附图文安装教程学习天使Alice fpga开发学习
如大家所了解的，Quartus是一种FPGA设计软件（相信理工科的小伙伴，很多都接触或学习过FPGA），旨在为数字电路设计师提供一个高效、便捷的开发环境。它可以帮助用户完成数字逻辑电路的设计、仿真、综合和布局，以及与外围设备进行通信和控制。Quartus支持多种编程语言，包括VHDL、Verilog等，并具有丰富的功能和工具库，可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
专145+总420+哈尔滨工业大学803信号与系统和数字逻辑电路考研经验哈工大电子信息与通信，真题，大纲，参考书。一个通信老学姐博睿泽信息通信考研博睿泽信息通信考研论坛考研信息与通信经验分享信号处理
自从高考失利没有考入哈工大，一直带着遗憾，今年初试专业课803信号与系统和数字逻辑电路145+，总分420+顺利圆满哈工大，了却了一块心病，回看这一年的复习起起落落，心中的那块初心，让我坚持到了上岸，总结一下自己的复习经验，希望对大家复习有帮助。专业课：（145+，很遗憾没有拿到满分，信息通信Jenny老师一再鼓励和以满分为要求，也让我对自己有了更高的要求，求上得中，最后专业课分数还是比我预期更好
vivado HDL编码技术 cckkppll fpga开发
HDL编码技术介绍硬件描述语言（HDL）编码技术使您能够：•描述数字逻辑电路中最常见的功能。•充分利用AMD设备的体系结构功能。•模板可从AMDVivado™设计套件集成设计环境中获得（侧面）。要访问模板，请在“窗口”菜单中，选择“语言模板”。本章包括编码示例。从“coding”下载编码示例文件示例。VHDL的优点•实施更严格的规则，特别是强类型、不太宽容和容易出错的规则•HDL源代码中RAM组件
逻辑代数基础廊桥遗梦728 抽象代数
逻辑代数是分析和设计逻辑电路的数学基础，有完整的运算规则，包括公理、定理和定律。被广泛地应用于开关电路和数字逻辑电路的变换、分析、化简和设计上，因此也被称为开关代数。随着数字技术的发展，逻辑代数已经成为分析和设计逻辑电路的基本工具和理论基础。1.逻辑运算逻辑运算用来判断一件事情是“对”的还是“错”的，或者说是“成立”还是“不成立”，判断的结果是二值的，即没有“可能是”或者“可能不是”，这个“可能”
专业140+总410+哈尔滨工业大学803信号与系统和数字逻辑电路考研经验哈工大电子信息（信息与通信工程-信通）一个通信老学姐博睿泽信息通信考研博睿泽信息通信考研论坛考研信息与通信经验分享信号处理
一年的努力付出终于有了收获，今年专业课140+，总分410+顺利上岸哈工大803电子信息（信息与通信-信通），回顾总结了自己这一年的复习，有得有失，希望对大家复习有所帮助。数学时间安排：3月-7月：看基础课程+《660题》7-9月：强化课程+《880题》一刷和二刷9-10月：往年真题和总结10-12月：大量模拟卷和全真模拟1）高数——高数建议跟武忠祥的基础和强化，讲的特别好，数学一的那部分线面积分
专业130+总400+哈尔滨工业大学803信号与系统和数字逻辑电路考研经验哈工大，电子信息，信息与通信工程，信通一个通信老学姐博睿泽信息通信考研论坛博睿泽信息通信考研考研信息与通信信号处理
今年专业课803信号与系统和数字逻辑130+总分400+如愿考上哈尔滨工业大学电子信息（信息与通信工程-信通），总结了一些各门课程复习心得，希望对大家复习有帮助。数学一资料选择：①高数：张宇强化班②线性代数：李永乐强化③概率论：王式安强化+张宇强化上面说的都是视频，下面说纸质资料。李永乐复习全书强化版、李永乐660题；张宇高数18讲、概率论9讲、1000题；历年真题；模拟题资料，推荐李林6+4，张
【Verilog】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器不怕娜 Verilog HDL fpga开发 verilog
系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
【Verilog】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别不怕娜 Verilog HDL fpga开发 verilog
系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
【Verilog】期末复习——设计有32个16位存储器的ROM 不怕娜 Verilog HDL fpga开发 verilog
系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
【Verilog】期末复习——设计11011序列检测器电路不怕娜 Verilog HDL fpga开发 verilog
系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
【Verilog】期末复习——举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试不怕娜 fpga开发 verilog
系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）不怕娜 fpga开发 verilog
系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？系列文章FPGA:现场可编程逻辑门阵列ASIC：专用集成电路IP：知识产权RTL
【Verilog】期末复习——设计带进位输入和输出的8位全加器，包括测试模块不怕娜 fpga开发 verilog
系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
【Verilog】期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？不怕娜 fpga verilog
系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类系列文章数字逻辑电路分为哪两类？它们各自的特点是什么？数字逻辑电路分为哪两类？它们各自的特点是什么？分为组合逻辑电路和时序逻辑电路。组合逻辑电路的特点是任意时刻的输出只取决于当时的输入，与电路原来的状态无关。而时序逻辑电
【Verilog】期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？不怕娜 fpga verilog
系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？系列文章VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？数据流建模。输
【Verilog】结构化建模不怕娜 fpga
系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模系列文章定义定义结构描述方式就是将硬件电路描述成一个分级子模块系统，通过逐层调用这些子模块构成功能复杂的数字逻辑电路和系统的一种描述方式。在这种描述方式下，组成硬件电路的各个子模块之间的相互层次关系以及相互连接关系都需要得到说明。根据所调用子模块的不同抽象级别，可以将模块的结构描述
【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？不怕娜 fpga开发 verilog
系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
数字逻辑电路（前三章简介）为暗香来
数字逻辑电路（前三章简介）第一章数字逻辑基础1.码制BCD码格雷码ASCll码奇偶校验码2.逻辑运算与，或，非，与非，或非，与或非，异或，同或。3.基本公式0-1律，互补律，还原律，重叠律，交换律，结合律，分配律，吸收律，合并律，反演律常用公式A+A*B=A+BA*B+AC+BC=AB+A*CA*B+AC+BCD=A*B+A`*C基本规则代入规则反演规则对偶规则展开规则4.真值表逻辑函数表达式逻辑
【期末划重点】电路与电子技术基础蘼子期末划重点
文章目录前言一、电路分析基础第1章电路的概念及基本定律第2章电阻电路的一般分析方法第3章电路分析的几个定理第4章动态电路的分析方法第5章正弦稳态电路分析二、模拟电子技术基础第6章半导体器件的基本特征第7章晶体管基本放大电路第8章负反馈放大电路第9章集成运算放大器基础三、数字逻辑电路基础第12章集成逻辑门电路第13章组合逻辑电路的分析与设计前言提示：电路与电子技术这门课是大一下学分最多的一门课，有5
数字逻辑电路—第六章时序逻辑电路 yekh_sys 大二学习 #数字逻辑电路设计（考试用）其他
目录时序逻辑概述2、时序逻辑电路的组成3、时序电路的分类时序逻辑电路分析1、时序逻辑电路分析步骤寄存器、移位寄存器1、数码寄存器2、移位寄存器移位寄存器的应用同步计数器1、同步二进制计数器2、二进制同步加/减计数器3、二—十进制计数器4、集成同步计数器（1）CT54161/CT74161（CT54160/CT74160）【重点】（2）十二位二进制加法计数器（74LS161）【重要】异步触发器1、4
嵌入式中的门电路详讲除不掉的灰色嵌入式开发嵌入式硬件物联网单片机智能硬件
NOT门电路NOT（非门）是数字逻辑电路中的一种基本逻辑门，也称为反相器。它执行的是逻辑非操作，即将输入信号取反。NOT门具有一个输入和一个输出。A输入，B输出，以下是真值表：AB0110AND门电路AND（与门）是数字逻辑电路中的一种基本逻辑门，用于执行逻辑与操作。AND门具有多个输入和一个输出，它的输出信号取决于所有输入信号的状态。A和B输入，Y输出，以下是真值表：
2022.09 复盘，10计划狼牙雪豹
9月复盘程度月任务周任务天任务完成情况MustHuEn：2500词汇50-8/1.5=28周：28/4=7天：/7=1❌Must西交大：数据结构129/5=25.8周：25.8/4=6.5天：/7=1❌Must西交大：数字逻辑电路108/5=21.6周：21.6/4=5.4天：/7=1❌Must西交大：离散数学225/5=45周：45/4=11.3天：/7=1❌Must西交大：线性代数128/5=
数字逻辑电路基础-组合逻辑电路之加法器 zuoph 数字电路 fpga开发
文章目录一、加法器二、verilog源码三、综合及仿真结果一、加法器本文介绍数字逻辑电路中常用的基础组合逻辑电路加法器。它是处理器内部ALU算术逻辑单元的基础构件。加法器定义最常见加法器有半加器及全加器，区别在于全加器考虑了低位进位情况。半加器的门级电路如下：半加器真值表如下：输入输出ABCS0000100101011110半加器的逻辑表达式如下：S=AxorBC=AandB全加器的门级电路如下：
数字逻辑电路基础-组合逻辑电路之4位加减法器 zuoph 数字电路 fpga开发
文章目录一、4位加减法器二、verilog源码三、综合及仿真结果一、4位加减法器本文在上一篇加法器的基础上，更进一步介绍如何实现4位加减法器。在计算机中如何表示负数呢？通常使用补码方式进行表示，比如-7，它的4位二进制补码为1001，如何得到呢？将7的4位二进制0111，先取反，再加1就可以得到-7的二进制补码1001。1011与0111两者互为补码。先看一下4位二进制加法器，在1位二进制加法器基
Verilog基本语法概述 Zeal.Zhang IC Design fpga开发
一、概述Verilog是一种用于数字逻辑电路设计的硬件描述语言，可以用来进行数字电路的仿真验证、时序分析、逻辑综合。既是一种行为级（可用于电路的功能描述）描述语言又是一种结构性（可用于元器件及其之间的连接）描述语言。二、Verilog模块基本概念模块（block）是Verilog的基本单位，除了编译指令，其他的所有的设计代码都必须放在一个或多个模块中。一个模块内部可以使用其他模块，称为实例。上层模
数字电路的基础知识天天阅读数字电路 etl工程师
一、数字电路概述用数字信号完成对数字量进行逻辑运算和算术运算的电路称为数字电路。由于它具有逻辑运算和逻辑处理功能，所以又称为数字逻辑电路。现代的数字电路由半导体工艺制成的数字集成器件构造而成。逻辑门是数字电路的基本单元电路，就如同在模拟电路中基本放大电路是模拟电路的基本单元电路。1、数字电路按功能分类、组合逻辑电路组合逻辑电路是由基本的逻辑门电路组合而成。特点是：输出值只与时的输入值有关，即输出惟
北京革新创展科技有限公司-BICE-EDA数字逻辑电路设计实验（实验1.1 半加器）北京革新创展科技有限公司 FPGA资源 #B-ICE实验教程资源 fpga开发嵌入式硬件 proteus
实验1.1半加器一、实验准备该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上LED指示灯，SW1-SW8组开关。请把控制拨码开关模块LCD_ALONE_CTRL_SW中开关VLPO拨置于下为低电平，可以使用LED1～LED8；SW1-SW8已经固定连接到实验平台中的FPGA_CON1和FPGA_CON2处，不需要用户设置。请把控制拨码开关模块CTRL_SW中开关SEL
数字逻辑电路基础-时序逻辑电路之移位寄存器 zuoph 数字电路 fpga开发
文章目录一、移位寄存器定义二、verilog源码三、仿真结果一、移位寄存器定义移位寄存器定义Ashiftregisterisatypeofdigitalcircuitusingacascadeofflipflopswheretheoutputofoneflip-flopisconnectedtotheinputofthenext.移位寄存器是一种将一组D触发器进行级联输出而形成的一种时序逻辑电路。
数字逻辑电路基础-时序逻辑电路之锁存器 zuoph 数字电路 fpga开发
文章目录一、锁存器简介二、verilog源码三、综合及仿真结果一、锁存器简介本文介绍数字逻辑电路中一种常用的基础时序逻辑电路-锁存，顾名思义，它的功能就是将输入在控制信号有效时透明传输到输出端，当控制信号无效时，输出值保持不变。它具有记忆和存储功能。这是它区别组合逻辑的基本点。下图是锁存器的门级结构图。它由两个与非门、一个反相器及后级的RS锁存器构成。锁存器的逻辑真值表如下表所示：锁存器通常用下面
北京革新创展科技有限公司-BICE-EDA数字逻辑电路设计实验（实验1.6 多路数据选择器）北京革新创展科技有限公司 FPGA资源 #B-ICE实验教程资源 fpga开发嵌入式硬件 mcu 硬件工程 linux
实验1.6多路数据选择器一、实验准备该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上的LED指示灯，SW1-SW8，SW9-SW16组开关。请把控制拨码开关LCD_ALONE_CTRL_SW中开关VLPO拨置于下为低电平，可以使用LED1～LED8；SW1-SW8已经固定连接到实验平台中的FPGA_CON1和FPGA_CON2处，不需要用户设置；请把控制拨码开关CTR
面向对象面向过程 3213213333332132 java
面向对象：把要完成的一件事，通过对象间的协作实现。面向过程：把要完成的一件事，通过循序依次调用各个模块实现。我把大象装进冰箱这件事为例，用面向对象和面向过程实现，都是用java代码完成。 1、面向对象 package bigDemo.ObjectOriented; /** * 大象类 * * @Description * @author FuJian
Java Hotspot: Remove the Permanent Generation bookjovi HotSpot
openjdk上关于hotspot将移除永久带的描述非常详细，http://openjdk.java.net/jeps/122 JEP 122: Remove the Permanent Generation Author Jon Masamitsu Organization Oracle Created 2010/8/15 Updated 2011/
正则表达式向前查找向后查找,环绕或零宽断言 dcj3sjt126com 正则表达式
向前查找和向后查找 1. 向前查找：根据要匹配的字符序列后面存在一个特定的字符序列(肯定式向前查找)或不存在一个特定的序列(否定式向前查找)来决定是否匹配。.NET将向前查找称之为零宽度向前查找断言。对于向前查找，出现在指定项之后的字符序列不会被正则表达式引擎返回。 2. 向后查找：一个要匹配的字符序列前面有或者没有指定的
BaseDao 171815164 seda
import java.sql.Connection; import java.sql.DriverManager; import java.sql.SQLException; import java.sql.PreparedStatement; import java.sql.ResultSet; public class BaseDao { public Conn
Ant标签详解--Java命令 g21121 Java命令
这一篇主要介绍与java相关标签的使用终于开始重头戏了，Java部分是我们关注的重点也是项目中用处最多的部分。 1
[简单]代码片段_电梯数字排列 53873039oycg 代码
今天看电梯数字排列是9 18 26这样呈倒N排列的,写了个类似的打印例子，如下: import java.util.Arrays; public class 电梯数字排列_S3_Test { public static void main(S
Hessian原理云端月影 hessian原理
Hessian 原理分析一．远程通讯协议的基本原理网络通信需要做的就是将流从一台计算机传输到另外一台计算机，基于传输协议和网络 IO 来实现，其中传输协议比较出名的有 http 、 tcp 、 udp 等等， http 、 tcp 、 udp 都是在基于 Socket 概念上为某类应用场景而扩展出的传输协
区分Activity的四种加载模式----以及Intent的setFlags aijuans android
在多Activity开发中，有可能是自己应用之间的Activity跳转，或者夹带其他应用的可复用Activity。可能会希望跳转到原来某个Activity实例，而不是产生大量重复的Activity。这需要为Activity配置特定的加载模式，而不是使用默认的加载模式。加载模式分类及在哪里配置 Activity有四种加载模式： standard singleTop
hibernate几个核心API及其查询分析 antonyup_2006 html .net Hibernate xml 配置管理
(一) org.hibernate.cfg.Configuration类读取配置文件并创建唯一的SessionFactory对象.(一般,程序初始化hibernate时创建.) Configuration co
PL/SQL的流程控制百合不是茶 oracle PL/SQL编程循环控制
PL/SQL也是一门高级语言,所以流程控制是必须要有的,oracle数据库的pl/sql比sqlserver数据库要难,很多pl/sql中有的sqlserver里面没有流程控制; 分支语句 if 条件 then 结果 else 结果 end if ; 条件语句 case when 条件 then 结果; 循环语句 loop
强大的Mockito测试框架 bijian1013 mockito 单元测试
一.自动生成Mock类在需要Mock的属性上标记@Mock注解，然后@RunWith中配置Mockito的TestRunner或者在setUp()方法中显示调用MockitoAnnotations.initMocks(this);生成Mock类即可。二.自动注入Mock类到被测试类 &nbs
精通Oracle10编程SQL(11)开发子程序 bijian1013 oracle 数据库 plsql
/* *开发子程序 */ --子程序目是指被命名的PL/SQL块，这种块可以带有参数，可以在不同应用程序中多次调用 --PL/SQL有两种类型的子程序：过程和函数 --开发过程 --建立过程：不带任何参数 CREATE OR REPLACE PROCEDURE out_time IS BEGIN DBMS_OUTPUT.put_line(systimestamp); E
【EhCache一】EhCache版Hello World bit1129 Hello world
本篇是EhCache系列的第一篇，总体介绍使用EhCache缓存进行CRUD的API的基本使用，更细节的内容包括EhCache源代码和设计、实现原理在接下来的文章中进行介绍环境准备 1.新建Maven项目 2.添加EhCache的Maven依赖 <dependency> <groupId>ne
学习EJB3基础知识笔记白糖_ bean Hibernate jboss webservice ejb
最近项目进入系统测试阶段，全赖袁大虾领导有力，保持一周零bug记录，这也让自己腾出不少时间补充知识。花了两天时间把“传智播客EJB3.0”看完了，EJB基本的知识也有些了解，在这记录下EJB的部分知识，以供自己以后复习使用。 EJB是sun的服务器端组件模型，最大的用处是部署分布式应用程序。EJB (Enterprise JavaBean)是J2EE的一部分，定义了一个用于开发基
angular.bootstrap boyitech AngularJS AngularJS API angular中文api
angular.bootstrap 描述：手动初始化angular。这个函数会自动检测创建的module有没有被加载多次，如果有则会在浏览器的控制台打出警告日志，并且不会再次加载。这样可以避免在程序运行过程中许多奇怪的问题发生。使用方法： angular .
java-谷歌面试题-给定一个固定长度的数组，将递增整数序列写入这个数组。当写到数组尾部时，返回数组开始重新写，并覆盖先前写过的数 bylijinnan java
public class SearchInShiftedArray { /** * 题目：给定一个固定长度的数组，将递增整数序列写入这个数组。当写到数组尾部时，返回数组开始重新写，并覆盖先前写过的数。 * 请在这个特殊数组中找出给定的整数。 * 解答： * 其实就是“旋转数组”。旋转数组的最小元素见http://bylijinnan.iteye.com/bl
天使还是魔鬼？都是我们制造 ducklsl 生活教育情感
----------------------------剧透请原谅，有兴趣的朋友可以自己看看电影，互相讨论哦！！！从厦门回来的动车上，无意中瞟到了书中推荐的几部关于儿童的电影。当然，这几部电影可能会另大家失望，并不是类似小鬼当家的电影，而是关于“坏小孩”的电影！自己挑了两部先看了看，但是发现看完之后，心里久久不能平
[机器智能与生物]研究生物智能的问题 comsci 生物
我想,人的神经网络和苍蝇的神经网络,并没有本质的区别...就是大规模拓扑系统和中小规模拓扑分析的区别.... 但是,如果去研究活体人类的神经网络和脑系统,可能会受到一些法律和道德方面的限制,而且研究结果也不一定可靠,那么希望从事生物神经网络研究的朋友,不如把
获取Android Device的信息 dai_lm android
String phoneInfo = "PRODUCT: " + android.os.Build.PRODUCT; phoneInfo += ", CPU_ABI: " + android.os.Build.CPU_ABI; phoneInfo += ", TAGS: " + android.os.Build.TAGS; ph
最佳字符串匹配算法（Damerau-Levenshtein距离算法）的Java实现 datamachine java 算法字符串匹配
原文：http://www.javacodegeeks.com/2013/11/java-implementation-of-optimal-string-alignment.html------------------------------------------------------------------------------------------------------------
小学5年级英语单词背诵第一课 dcj3sjt126com english word
long 长的 show 给...看，出示 mouth 口，嘴 write 写 use 用，使用 take 拿，带来 hand 手 clever 聪明的 often 经常 wash 洗 slow 慢的 house 房子 water 水 clean 清洁的 supper 晚餐 out 在外 face 脸，
macvim的使用实战 dcj3sjt126com mac vim
macvim用的是mac里面的vim, 只不过是一个GUI的APP, 相当于一个壳 1. 下载macvim https://code.google.com/p/macvim/ 2. 了解macvim :h vim的使用帮助信息 :h macvim
java二分法查找蕃薯耀 java二分法查找二分法 java二分法
java二分法查找 >>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>> 蕃薯耀 2015年6月23日 11:40:03 星期二 http:/
Spring Cache注解+Memcached hanqunfeng spring memcached
Spring3.1 Cache注解依赖jar包：  <dependency> <groupId>com.google.code.simple-spring-memcached</groupId> <artifactId>simple-s
apache commons io包快速入门 jackyrong apache commons
原文参考 http://www.javacodegeeks.com/2014/10/apache-commons-io-tutorial.html Apache Commons IO 包绝对是好东西，地址在http://commons.apache.org/proper/commons-io/，下面用例子分别介绍： 1）工具类 2
如何学习编程 lampcy java 编程 C++c
首先,我想说一下学习思想.学编程其实跟网络游戏有着类似的效果.开始的时候,你会对那些代码,函数等产生很大的兴趣,尤其是刚接触编程的人,刚学习第一种语言的人.可是,当你一步步深入的时候,你会发现你没有了以前那种斗志.就好象你在玩韩国泡菜网游似的,玩到一定程度,每天就是练级练级,完全是一个想冲到高级别的意志力在支持着你.而学编程就更难了,学了两个月后,总是觉得你好象全都学会了,却又什么都做不了,又没有
架构师之spring-----spring3.0新特性的bean加载控制@DependsOn和@Lazy nannan408 Spring3
1.前言。如题。 2.描述。 @DependsOn用于强制初始化其他Bean。可以修饰Bean类或方法，使用该Annotation时可以指定一个字符串数组作为参数，每个数组元素对应于一个强制初始化的Bean。 @DependsOn({"steelAxe","abc"}) @Comp
Spring4+quartz2的配置和代码方式调度 Everyday都不同代码配置 spring4 quartz2.x 定时任务
前言：这些天简直被quartz虐哭。。因为quartz 2.x版本相比quartz1.x版本的API改动太多，所以，只好自己去查阅底层API…… quartz定时任务必须搞清楚几个概念： JobDetail——处理类 Trigger——触发器，指定触发时间，必须要有JobDetail属性，即触发对象 Scheduler——调度器，组织处理类和触发器，配置方式一般只需指定触发
Hibernate入门 tntxia Hibernate
前言使用面向对象的语言和关系型的数据库，开发起来很繁琐，费时。由于现在流行的数据库都不面向对象。Hibernate 是一个Java的ORM（Object/Relational Mapping）解决方案。 Hibernte不仅关心把Java对象对应到数据库的表中，而且提供了请求和检索的方法。简化了手工进行JDBC操作的流程。如
Math类 xiaoxing598 Math
一、Java中的数字（Math）类是final类，不可继承。 1、常数 PI：double圆周率 E：double自然对数 2、截取（注意方法的返回类型） double ceil(double d) 返回不小于d的最小整数 double floor(double d) 返回不大于d的整最大数 int round(float f) 返回四舍五入后的整数 long round

按字母分类： A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 其他