E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
数字逻辑电路
Quartus网盘资源下载与安装 附图文安装教程
它可以帮助用户完成
数字逻辑电路
的设计、仿真、综合和布局,以及与外围设备进行通信和控制。
学习天使Alice
·
2024-08-29 10:20
fpga开发
学习
专145+总420+哈尔滨工业大学803信号与系统和
数字逻辑电路
考研经验哈工大电子信息与通信,真题,大纲,参考书。
自从高考失利没有考入哈工大,一直带着遗憾,今年初试专业课803信号与系统和
数字逻辑电路
145+,总分420+顺利圆满哈工大,了却了一块心病,回看这一年的复习起起落落,心中的那块初心,让我坚持到了上岸,总结一下自己的复习经验
一个通信老学姐
·
2024-02-20 09:10
博睿泽信息通信考研
博睿泽信息通信考研论坛
考研
信息与通信
经验分享
信号处理
vivado HDL编码技术
HDL编码技术介绍硬件描述语言(HDL)编码技术使您能够:•描述
数字逻辑电路
中最常见的功能。•充分利用AMD设备的体系结构功能。•模板可从AMDVivado™设计套件集成设计环境中获得(侧面)。
cckkppll
·
2024-02-14 14:35
fpga开发
逻辑代数基础
被广泛地应用于开关电路和
数字逻辑电路
的变换、分析、化简和设计上,因此也被称为开关代数。随着数字技术的发展,逻辑代数已经成为分析和设计逻辑电路的基本工具和理论基础。
廊桥遗梦728
·
2024-02-05 13:49
抽象代数
专业140+总410+哈尔滨工业大学803信号与系统和
数字逻辑电路
考研经验哈工大电子信息(信息与通信工程-信通)
一年的努力付出终于有了收获,今年专业课140+,总分410+顺利上岸哈工大803电子信息(信息与通信-信通),回顾总结了自己这一年的复习,有得有失,希望对大家复习有所帮助。数学时间安排:3月-7月:看基础课程+《660题》7-9月:强化课程+《880题》一刷和二刷9-10月:往年真题和总结10-12月:大量模拟卷和全真模拟1)高数——高数建议跟武忠祥的基础和强化,讲的特别好,数学一的那部分线面积分
一个通信老学姐
·
2024-01-12 08:00
博睿泽信息通信考研
博睿泽信息通信考研论坛
考研
信息与通信
经验分享
信号处理
专业130+总400+哈尔滨工业大学803信号与系统和
数字逻辑电路
考研经验哈工大,电子信息,信息与通信工程,信通
今年专业课803信号与系统和数字逻辑130+总分400+如愿考上哈尔滨工业大学电子信息(信息与通信工程-信通),总结了一些各门课程复习心得,希望对大家复习有帮助。数学一资料选择:①高数:张宇强化班②线性代数:李永乐强化③概率论:王式安强化+张宇强化上面说的都是视频,下面说纸质资料。李永乐复习全书强化版、李永乐660题;张宇高数18讲、概率论9讲、1000题;历年真题;模拟题资料,推荐李林6+4,张
一个通信老学姐
·
2024-01-12 08:00
博睿泽信息通信考研论坛
博睿泽信息通信考研
考研
信息与通信
信号处理
【Verilog】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——
数字逻辑电路
分为哪两类
不怕娜
·
2024-01-10 13:09
Verilog
HDL
fpga开发
verilog
【Verilog】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——
数字逻辑电路
分为哪两类
不怕娜
·
2024-01-10 08:43
Verilog
HDL
fpga开发
verilog
【Verilog】期末复习——设计有32个16位存储器的ROM
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——
数字逻辑电路
分为哪两类
不怕娜
·
2024-01-10 08:13
Verilog
HDL
fpga开发
verilog
【Verilog】期末复习——设计11011序列检测器电路
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——
数字逻辑电路
分为哪两类
不怕娜
·
2024-01-10 08:42
Verilog
HDL
fpga开发
verilog
【Verilog】期末复习——举重比赛有三名裁判,当运动员将杠铃举起后,须有两名或两名以上裁判认可,方可判定试举成功,若用A、B、C分别代表三名裁判的意见输入,同意为1,否定为0;F为裁判结果输出,试
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——
数字逻辑电路
分为哪两类
不怕娜
·
2024-01-08 22:22
fpga开发
verilog
【Verilog】期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FSM)
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——
数字逻辑电路
分为哪两类
不怕娜
·
2024-01-08 22:52
fpga开发
verilog
【Verilog】期末复习——设计带进位输入和输出的8位全加器,包括测试模块
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——
数字逻辑电路
分为哪两类
不怕娜
·
2024-01-08 22:52
fpga开发
verilog
【Verilog】期末复习——
数字逻辑电路
分为哪两类?它们各自的特点是什么?
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类系列文章
数字逻辑电路
分为哪两类
不怕娜
·
2024-01-08 22:22
fpga
verilog
【Verilog】期末复习——VerilogHDL描述
数字逻辑电路
的建模方式有哪三种?它们的特点是?
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——
数字逻辑电路
分为哪两类
不怕娜
·
2024-01-08 22:22
fpga
verilog
【Verilog】结构化建模
实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模系列文章定义定义结构描述方式就是将硬件电路描述成一个分级子模块系统,通过逐层调用这些子模块构成功能复杂的
数字逻辑电路
和系统的一种描述方式
不怕娜
·
2024-01-08 22:52
fpga
【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么?能否相互嵌套?
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——
数字逻辑电路
分为哪两类
不怕娜
·
2024-01-08 22:48
fpga开发
verilog
数字逻辑电路
(前三章简介)
数字逻辑电路
(前三章简介)第一章数字逻辑基础1.码制BCD码格雷码ASCll码奇偶校验码2.逻辑运算与,或,非,与非,或非,与或非,异或,同或。
为暗香来
·
2023-12-30 10:52
【期末划重点】电路与电子技术基础
章电阻电路的一般分析方法第3章电路分析的几个定理第4章动态电路的分析方法第5章正弦稳态电路分析二、模拟电子技术基础第6章半导体器件的基本特征第7章晶体管基本放大电路第8章负反馈放大电路第9章集成运算放大器基础三、
数字逻辑电路
基础第
蘼子
·
2023-12-24 07:32
期末划重点
数字逻辑电路
—第六章 时序逻辑电路
目录时序逻辑概述2、时序逻辑电路的组成3、时序电路的分类时序逻辑电路分析1、时序逻辑电路分析步骤寄存器、移位寄存器1、数码寄存器2、移位寄存器移位寄存器的应用同步计数器1、同步二进制计数器2、二进制同步加/减计数器3、二—十进制计数器4、集成同步计数器(1)CT54161/CT74161(CT54160/CT74160)【重点】(2)十二位二进制加法计数器(74LS161)【重要】异步触发器1、4
yekh_sys
·
2023-12-18 13:58
大二学习
#
数字逻辑电路设计(考试用)
其他
嵌入式中的门电路详讲
NOT门电路NOT(非门)是
数字逻辑电路
中的一种基本逻辑门,也称为反相器。它执行的是逻辑非操作,即将输入信号取反。NOT门具有一个输入和一个输出。
除不掉的灰色
·
2023-12-18 10:17
嵌入式开发
嵌入式硬件
物联网
单片机
智能硬件
2022.09 复盘,10计划
月复盘程度月任务周任务天任务完成情况MustHuEn:2500词汇50-8/1.5=28周:28/4=7天:/7=1❌Must西交大:数据结构129/5=25.8周:25.8/4=6.5天:/7=1❌Must西交大:
数字逻辑电路
狼牙雪豹
·
2023-12-06 06:30
数字逻辑电路
基础-组合逻辑电路之加法器
文章目录一、加法器二、verilog源码三、综合及仿真结果一、加法器本文介绍
数字逻辑电路
中常用的基础组合逻辑电路加法器。它是处理器内部ALU算术逻辑单元的基础构件。
zuoph
·
2023-12-04 02:25
数字电路
fpga开发
数字逻辑电路
基础-组合逻辑电路之4位加减法器
文章目录一、4位加减法器二、verilog源码三、综合及仿真结果一、4位加减法器本文在上一篇加法器的基础上,更进一步介绍如何实现4位加减法器。在计算机中如何表示负数呢?通常使用补码方式进行表示,比如-7,它的4位二进制补码为1001,如何得到呢?将7的4位二进制0111,先取反,再加1就可以得到-7的二进制补码1001。1011与0111两者互为补码。先看一下4位二进制加法器,在1位二进制加法器基
zuoph
·
2023-12-04 02:18
数字电路
fpga开发
Verilog基本语法概述
一、概述Verilog是一种用于
数字逻辑电路
设计的硬件描述语言,可以用来进行数字电路的仿真验证、时序分析、逻辑综合。
Zeal.Zhang
·
2023-11-28 07:36
IC
Design
fpga开发
数字电路的基础知识
由于它具有逻辑运算和逻辑处理功能,所以又称为
数字逻辑电路
。现代的数字电路由半导体工艺制成的数字集成器件构造而成。逻辑门是数字电路的基本单元电路,就如同在模拟电路中基本放大电路是模拟电路的基本单元电路。
天天阅读
·
2023-11-27 02:04
数字电路
etl工程师
北京革新创展科技有限公司-BICE-EDA
数字逻辑电路
设计实验(实验1.1 半加器)
实验1.1半加器一、实验准备该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上LED指示灯,SW1-SW8组开关。请把控制拨码开关模块LCD_ALONE_CTRL_SW中开关VLPO拨置于下为低电平,可以使用LED1~LED8;SW1-SW8已经固定连接到实验平台中的FPGA_CON1和FPGA_CON2处,不需要用户设置。请把控制拨码开关模块CTRL_SW中开关SEL
北京革新创展科技有限公司
·
2023-11-26 18:43
FPGA资源
#
B-ICE实验教程资源
fpga开发
嵌入式硬件
proteus
数字逻辑电路
基础-时序逻辑电路之移位寄存器
文章目录一、移位寄存器定义二、verilog源码三、仿真结果一、移位寄存器定义移位寄存器定义Ashiftregisterisatypeofdigitalcircuitusingacascadeofflipflopswheretheoutputofoneflip-flopisconnectedtotheinputofthenext.移位寄存器是一种将一组D触发器进行级联输出而形成的一种时序逻辑电路。
zuoph
·
2023-11-25 22:42
数字电路
fpga开发
数字逻辑电路
基础-时序逻辑电路之锁存器
文章目录一、锁存器简介二、verilog源码三、综合及仿真结果一、锁存器简介本文介绍
数字逻辑电路
中一种常用的基础时序逻辑电路-锁存,顾名思义,它的功能就是将输入在控制信号有效时透明传输到输出端,当控制信号无效时
zuoph
·
2023-11-23 17:50
数字电路
fpga开发
北京革新创展科技有限公司-BICE-EDA
数字逻辑电路
设计实验(实验1.6 多路数据选择器)
实验1.6多路数据选择器一、实验准备该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上的LED指示灯,SW1-SW8,SW9-SW16组开关。请把控制拨码开关LCD_ALONE_CTRL_SW中开关VLPO拨置于下为低电平,可以使用LED1~LED8;SW1-SW8已经固定连接到实验平台中的FPGA_CON1和FPGA_CON2处,不需要用户设置;请把控制拨码开关CTR
北京革新创展科技有限公司
·
2023-11-12 00:09
FPGA资源
#
B-ICE实验教程资源
fpga开发
嵌入式硬件
mcu
硬件工程
linux
北京革新创展科技有限公司-BICE-EDA
数字逻辑电路
设计实验(实验1.5 多路数据比较器)
实验1.5多路数据比较器一、实验准备该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上的LED指示灯,SW1-SW8,SW9-SW16组开关。请把控制拨码开关LCD_ALONE_CTRL_SW中开关VLPO拨置于下为低电平,可以使用LED1~LED8;SW1-SW8已经固定连接到实验平台中的FPGA_CON1和FPGA_CON2处,不需要用户设置;请把控制拨码开关CTR
北京革新创展科技有限公司
·
2023-11-12 00:39
FPGA资源
#
B-ICE实验教程资源
fpga开发
人工智能
嵌入式硬件
linux
测试工具
吃透Chisel语言.05.Chisel基础(二)——组合电路与运算符
Chisel基础(二)——组合电路与运算符组合逻辑电路从数学的角度来讲,就是用布尔代数的操作符来描述的
数字逻辑电路
,也就是一系列布尔代数运算符的组合。
计算机体系结构-3rr0r
·
2023-11-06 00:25
吃透Chisel语言!!!
risc-v
fpga开发
Chisel
计算机体系结构
CPU设计实现
数字电路与逻辑设计——组合逻辑应用技巧篇
数字逻辑电路
的基本结构:触发器之间夹着组合逻辑。(抽象)注:触发器泛指的是时序单元。
蓝湖江船客
·
2023-10-28 19:01
FPGA
FPGA
数字电路设计
组合逻辑电路
应用
设计
嵌入式硬件(三)
数字逻辑电路
嵌入式硬件(三)
数字逻辑电路
一、组合逻辑电路1.非门2.与门3.与非门4.或门5.或非门6.异或门7.三态门二、时序逻辑电路1.触发器(flip-flop)(1)RS触发器(2)D触发器2.锁存器(latch
轻点玩家
·
2023-10-22 09:41
嵌入式硬件设计
嵌入式
硬件
Quartus-II实现D触发器的三种方式
触发器及仿真四、在Quartus-II中用Verilog语言写一个D触发器及仿真五、参考一、认识D触发器D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的基本逻辑单元,也是
数字逻辑电路
中的一种重要的单元电路
lovely@
·
2023-10-13 22:33
嵌入式系统应用开发
FPGA
电子器件系列53:D型触发器
D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是
数字逻辑电路
中一种重要的单元电路。因此,D触发器在数字系统和计算机中有着广泛的应用。
Gutie_bartholomew
·
2023-09-30 13:30
电子器件系列
触发器
IC验证| Verilog语法详解之条件语句
Verilog是一种用于
数字逻辑电路
设计的硬件描述语言,可以用来进行数字电路的仿真验证、时序分析、逻辑综合。
IC修真院
·
2023-09-28 17:40
fpga开发
Verilog语法
Verilog学习笔记(3):Verilog
数字逻辑电路
设计方法
学习笔记(3):Verilog
数字逻辑电路
设计方法1.Verilog语言设计思想和可综合特性2.Verilog组合逻辑电路2.1数字加法器2.2数据比较器2.3数据选择器2.4数字编码器2.5数字译码器
Deprula
·
2023-09-24 10:43
Verilog学习笔记
学习
fpga开发
FPGA的基础架构,什么是CLB?
本原创文章由深圳市小眼睛科技有限公司创作,版权归本公司所有,如需转载,需授权并注明出处CLB是指可编程逻辑功能块(ConfigurableLogicBlocks),顾名思义就是可编程的
数字逻辑电路
。
小眼睛FPGA
·
2023-09-08 09:06
fpga开发
常见脉冲电路
数字电子电路又可分成脉冲电路和
数字逻辑电路
,它们处理的都是不连续的脉冲信号。脉冲电路是专门用来产生电脉冲和对电脉冲进行放大、变换和整形的电路。
gd1984812
·
2023-09-03 02:07
嵌入式硬件
stm32
物联网
单片机
网络
应用程序是如何被执行起来的
一、为什么需要操作系统数字系统是一个能够对数字信号进行加工、传递和存储的实体,它由各种
数字逻辑电路
相互连接而成。
lulin96a
·
2023-09-02 13:37
java
程序人生
数字密码锁设计(利用
数字逻辑电路
的电子密码锁)
本文的电子密码锁利用
数字逻辑电路
,实现对门的电子控制,并且有各种附加电路保证电路能够安工作,有极高的安全系数文件:n459.com/file/25127180-478524577以下内容无关:-----
爱分享的小佳
·
2023-08-04 04:33
实验八 4路组相连Cache实验(基于Logisim)
一、实验目的学生掌握cache实现的三个关键技术:数据查找,地址映射,替换算法,熟悉译码器,多路选择器,寄存器的使用,能根据不同的映射策略在Logisim平台中用
数字逻辑电路
实现cache机制。
过不了测试点
·
2023-07-17 16:16
计算机组成原理
单片机
fpga开发
嵌入式硬件
中南民族大学数字电路实验一
与非门实现或门3.与非门实现或非门4.与非门实现异或门5.与非门实现与或门6.与非门实现与或非门实验报告结果分析基本逻辑门实验一、实验目的1.掌握logisim软件的使用方法;2.学习基于该软件平台的
数字逻辑电路
设计方法
紫荆鱼
·
2023-07-17 16:02
笔记
数字电路
中南民族大学
实验报告
Verilog基本语法之数据类型
Verilog是一种用于
数字逻辑电路
设计的硬件描述语言,可以用来进行数字电路的仿真验证、时序分析、逻辑综合。
IC修真院
·
2023-07-15 07:18
fpga开发
什么是D触发器
触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是
数字逻辑电路
中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。
一米阳光888
·
2023-06-20 12:53
【电路】电路与电子技术基础 课堂笔记 第11章 数制、编码与逻辑代数
布尔代数是
数字逻辑电路
分析和设计的基础,又称逻辑代数。11.3.1基本逻辑基本逻辑的逻辑符号
令夏二十三
·
2023-06-14 01:04
笔记
关于74HC374使用的总结
74HC374是一个八路d触发器(三态同相)芯片D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是
数字逻辑电路
中一种重要的单元电路。
wenkic 小琪
·
2023-06-13 11:55
PCB电路
【RISC_V课程笔记】导论
取指(if),译码(id),执行(ex)cpu中断系统的设计以cpu为核心的SOC设计,完成rom,ram,time的外设的设计用uvm对cpu进行验证(systemverilog)理论
数字逻辑电路
数字信号
Dovake
·
2023-06-13 10:34
笔记
ccf csp 2020年09月 第三题:点亮数字人生(dfs + 判环)
题目背景土豪大学的计算机系开了一门
数字逻辑电路
课,第一个实验叫做“点亮数字人生”,要用最基础的逻辑元件组装出实际可用的电路。
一只谜谜怪
·
2023-04-19 16:32
dfs
图论遍历
上一页
1
2
3
4
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他