有关Lattice Diamond的若干bug

相信很多玩FPGA的朋友都听过Altera和Xilinx，但却很少听说Lattice。

目前，Lattice已经被Canyon Bridge Capital Partners收购了。

Lattice这家公司主打低成本的FPGA（放心，高端领域是完全见不到他的），所以受到很多小公司的青睐，但是，便宜没好货，Diamond很难用。

所以，笔者把发现到的bug记录下来。

首先把Diamond的下载链接给出来吧，破解很简单，在Lattice官网注册个账号，然后在Licensing Service里面输入你的网卡物理地址，通过邮箱就能得到license了，也可以在CSDN找到万能的license。

在Lattice官网拿到的免费license，不适用有Serdes收发器的芯片。

bug1：

Diamond推荐使用3.10版本，该版本的bug较少。笔者曾试过3.5版本，发现Reveal用不了。

bug2：

Diamond下载不了的时候，可以考虑用ispVM。

bug3：

下载代码的时候，出现识别不了board，热拔插仿真器和板子相连的排线（TCK、TDI等信号线），再重新下载，才可以。

bug4：

使用reveal的时候，.rvl文件和.rva文件不同步，这时，一定要修改rvl文件抓取的信号。

bug5：

在reveal analyzer点run之后不能显示波形，得再点击manual trigger才有显示。或者用条件触发，然后点run。

bug6：

reveal不像signaltap，它没有无条件触发。

bug7：

改了代码，也综合了，但是reveal里面的信号名不变，如果有用到Diamond自带IP核的可以重新生成IP，这样信号名也更新。

bug8：

使用reveal采集大量数据时，Diamond可能会崩溃。

bug9：

没设置顶层文件，将无法看到RTL图。

bug10：

使用Diamond自带的IP核时，设置错误的参数，Diamond可能会崩溃。

bug11：

把代码烧到产品的时候，一定要用Programmer加密代码。

如果不加密的话，使用Diamond下载代码到芯片，也能用Diamond读到芯片的内容，这就容易被人破解。

bug12：

打开.rvl文件时，显示can not read design。是因为你的.v或者.vhd文件有语法错误，只要把错误解决了，就能打开.rvl文件。

bug13：

直接点击菜单栏上的图标以打开工程，发现打开不了，这时，可以在File->Open下打开。