山音水月
山音水月

Vivado下config属性的设置

文章目录

    • 在XDC中设置属性
    • IDE中设置
    • AR

在XDC中设置属性

点开“Language Templates”，参考xilinx给出的范例进行设置
Vivado下config属性的设置_第1张图片

# An example XDC with the default settings
set_property BITSTREAM.CONFIG.BPI_1ST_READ_CYCLE 1 [current_design]
set_property BITSTREAM.CONFIG.BPI_PAGE_SIZE 1 [current_design]
set_property BITSTREAM.CONFIG.BPI_SYNC_MODE Disable [current_design]
set_property BITSTREAM.CONFIG.CCLKPIN Pullup [current_design]
set_property BITSTREAM.CONFIG.CONFIGFALLBACK Disable [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 3 [current_design]
set_property BITSTREAM.CONFIG.DCIUPDATEMODE AsRequired [current_design]
set_property BITSTREAM.CONFIG.DONEPIN Pullup [current_design]
set_property BITSTREAM.CONFIG.EXTMASTERCCLK_EN Disable [current_design]
set_property BITSTREAM.CONFIG.INITPIN Pullup [current_design]
set_property BITSTREAM.CONFIG.INITSIGNALSERROR Enable [current_design]
set_property BITSTREAM.CONFIG.M0PIN Pullup [current_design]
set_property BITSTREAM.CONFIG.M1PIN Pullup [current_design]
set_property BITSTREAM.CONFIG.M2PIN Pullup [current_design]
set_property BITSTREAM.CONFIG.NEXT_CONFIG_REBOOT Enable [current_design]
set_property BITSTREAM.CONFIG.OVERTEMPPOWERDOWN Disable [current_design]
set_property BITSTREAM.CONFIG.PERSIST No [current_design]
set_property BITSTREAM.CONFIG.PROGPIN Pullup [current_design]
set_property BITSTREAM.CONFIG.REVISIONSELECT 00 [current_design]
set_property BITSTREAM.CONFIG.REVISIONSELECT_TRISTATE Disable [current_design]
set_property BITSTREAM.CONFIG.SELECTMAPABORT Enable [current_design]
set_property BITSTREAM.CONFIG.SPI_32BIT_ADDR No [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 1 [current_design]
set_property BITSTREAM.CONFIG.SPI_FALL_EDGE No [current_design]
set_property BITSTREAM.CONFIG.TCKPIN Pullup [current_design]
set_property BITSTREAM.CONFIG.TDIPIN Pullup [current_design]
set_property BITSTREAM.CONFIG.TDOPIN Pullup [current_design]
set_property BITSTREAM.CONFIG.TMSPIN Pullup [current_design]
set_property BITSTREAM.CONFIG.UNUSEDPIN Pulldown [current_design]
set_property BITSTREAM.ENCRYPTION.ENCRYPT No [current_design]
set_property BITSTREAM.ENCRYPTION.ENCRYPTKEYSELECT bbram [current_design]
set_property BITSTREAM.GENERAL.CRC Enable [current_design]
set_property BITSTREAM.GENERAL.DEBUGBITSTREAM No [current_design]
set_property BITSTREAM.GENERAL.DISABLE_JTAG No [current_design]
set_property BITSTREAM.GENERAL.JTAG_XADC Enable [current_design]
set_property BITSTREAM.GENERAL.XADCENHANCEDLINEARITY Off [current_design]
set_property BITSTREAM.READBACK.ACTIVERECONFIG No [current_design]
set_property BITSTREAM.READBACK.ICAP_SELECT Auto [current_design]
set_property BITSTREAM.READBACK.SECURITY None [current_design]
set_property BITSTREAM.READBACK.XADCPARTIALRECONFIG Disable [current_design]
set_property BITSTREAM.STARTUP.DONEPIPE Yes [current_design]
set_property BITSTREAM.STARTUP.DONE_CYCLE 4 [current_design]
set_property BITSTREAM.STARTUP.GTS_CYCLE 5 [current_design]
set_property BITSTREAM.STARTUP.GWE_CYCLE 6 [current_design]
set_property BITSTREAM.STARTUP.LCK_CYCLE NoWait [current_design]
set_property BITSTREAM.STARTUP.MATCH_CYCLE Auto [current_design]
set_property BITSTREAM.STARTUP.STARTUPCLK Cclk [current_design]

IDE中设置

打开布局布线后的工程，通过GUI界面设置属性
Vivado下config属性的设置_第2张图片

AR

Vivado下config属性的设置_第3张图片

你可能感兴趣的:(#,Vivado)

  • xilinx vivado PULLMODE 设置思路 坚持每天写程序 fpga开发
    1.xilinx引脚分类XilinxIO的分类：以XC7A100TFGG484为例，其引脚分类如下：1.UserIO(用户IO)：用户使用的普通IO1.1专用(Dedicated)IO：命名为IO_LXXY_#、IO_XX_#的引脚，有固定的特定用途，多为底层特定功能的直接实现，如差分对信号、关键控制信号等，不能随意变更。1.2多功能(Multi-Function)IO：命名为IO_LXXY_ZZ
  • FPGA随记——赛灵思OOC功能 一口一口吃成大V FPGA随记fpga开发
    在这里，我们简要介绍一下Vivado的OOC（Out-of-Context）综合的概念。对于顶层设计，Vivado使用自顶向下的全局（Global）综合方式，将顶层之下的所有逻辑模块都进行综合，但是设置为OOC方式的模块除外，它们独立于顶层设计而单独综合。通常，在整个设计周期中，顶层设计会被多次修改并综合。但有些子模块在创建完毕之后不会因为顶层设计的修改而被修改，如IP，它们被设置为OOC综合方式
  • zybo上运行linux,Zybo开发板linux作业系统移植 周行文 zybo上运行linux
    文章主要介紹zyboboard上linux作业系统移植过程。分别介绍了开发环境搭建、U-boot编译、linux内核编译、busybox制作等流程及注意事项。文章使用的开发板是zynq7000系列的zyboboard。Vivado版本是2015.1.主机系统是Debian9.1.开发环境搭建工欲善其事必先利其器，做开发前搭建好编译环境是重要的一步，这些步骤大体上都相同，然而对于不同的系统平台、硬件
  • 用VCS直接仿真vivado工程 啊节奏不对 vcs仿真fpga开发risc-v嵌入式硬件
    用VCS直接仿真vivado工程前言编译vcs仿真库simulation设置RunSimulation写Makefile执行脚本，运行vcs仿真前言在日常搬砖过程中，在ICdesign进行fpga原型验证时，在上fpga测试之前，往往需要对vivado工程进行仿真，而vivado工程中可能存在较多的xilinxip或者blockdesign，直接使用vivado仿真，速度难以接收。如果使用vcs进
  • Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现 2401_84185145 程序员fpga开发
    理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程。比如HDL语言描
  • ARM/Linux嵌入式面经（三二）：百度 TrustZone_Hcoco ARM/Linux嵌入式面试arm开发dubbo芯片嵌入式硬件单片机
    文章目录RTOS了解吗，展开讲一下对RTOS的线程和任务管理相关的有了解吗RTOS的线程和任务管理相关了解追问有深度的技术问题及答案vivado这个硬件平台怎么用的Vivado硬件平台使用了解追问有深度的技术问题及答案项目系统架构、配置是怎样的项目系统架构与配置系统架构配置追问有深度的技术问题及答案遇到的难点，怎么解决的？遇到的难点及解决方法追问有深度的技术问题及答案Linux上的异步IO了解过吗
  • USER_CROSSING_SLR cckkppll fpga开发
    在堆叠硅互连（SSI）设备上放置设计元素时，您可以使用要管理的USER_SLR_ASSIGNMENT、USER_CROSSING_SLR和USER_SLL_REG属性逻辑分区和Vivado放置工具的行为。SSI设备由以下部分组成多个超逻辑区域（SLR），由称为超长线的插入器连接连接连接起来（SLL）。有关在单反相机中放置和布线的更多信息，请参阅中的此链接Vivado设计套件的超快设计方法指南（UG
  • vivado U_SET cckkppll fpga开发
    将具有附加相对位置（RLOC）约束的设计元素分组，这些约束是分布在整个设计层次结构中，形成一个集合。U_SET是HDL设计源文件中的一个属性，不会出现在综合或实施的设计。U_SET在定义相对放置宏时使用，或者RTL设计中的RPM。有关使用这些属性和定义的更多信息RPM，请参阅《Vivado设计套件用户指南：使用约束》（UG903）[参考文献19]。而H_SET或HU_SET用于根据设计定义逻辑元素
  • 【xilinx】解决vivado中 I/O 时钟布局器错误 神仙约架 xilinxfpga开发时钟vivado时钟布局
    典型时钟AMD设备上的典型时钟电路结构如下：输入端口(IBUF)→BUFG→FDCE/C如果使用MMCM或PLL修改时钟，则其结构如下：输入端口(IBUF)→BUFG→MMCM/PLL→BUFG→FDCE/C对于GT时钟，其结构如下：GT_QUAD→BUFG_GT→FDCE/CI/O时钟布局阶段可能会发生错误，表明该工具无法放置时钟结构直到最后一个BUFG。分析发生这种情况的原因可能有多种：时钟结
  • 超详细的 Vivado 2021.1 安装教程（适合新手） shuai_258 Vivado2021.1c++人工智能fpga开发
    Vivado是Xilinx推出的FPGA和SoC设计工具。对于新手来说，安装和配置Vivado可能有些复杂，因此本文将详细讲解每一个步骤，并介绍如何免费激活Vivado。1.系统要求确保你的电脑满足以下要求：操作系统：Windows：Windows1064-bitLinux：CentOS7.x/8.x,RedHat7.x/8.x,Ubuntu18.04/20.04内存：16GB（最低8GB）硬盘空
  • vivado SLEW cckkppll fpga开发
    SLEW为配置了I/O标准的输出缓冲区指定了输出缓冲区转换速率支持可编程输出转换速率。架构支持所有架构。适用对象•端口（get_Ports）°连接输出或双向端口•单元（get_cell）°输出缓冲器（所有OBUF变体）价值观•慢速（默认）•中等：适用于UltraScale体系结构，仅适用于高性能（HP）I/O。•快速SyntaxVerilogSyntaxTosetthisattributewhen
  • Vitis/Vivado HLS 流水线中的存储依赖——解决方法之二 优质蛋白 - 芯片打工人 高层次综合HLSfpga开发经验分享fpga嵌入式硬件
    和上一篇内容Vitis/VivadoHLS流水线中的存储依赖——解决方法之一中一样，考虑以下函数模块，voidExampleModule(hls::streamstrm_in,hls::streamstrm_out){#pragmaHLSINTERFACEmode=ap_ctrl_noneport=returnt_datamem[2*N];#pragmaHLSBIND_STORAGEvariabl
  • vivado RPM cckkppll fpga开发
    RPM属性是分配给定义集的逻辑元素的只读属性通过RTL源文件中的H_SET、HU_SET或U_SET属性。当RTL源文件中也存在RLOC时，H_SET、HU_SET和U_SET属性转换为合成网表中单元格的只读RPM属性。HU_SET在VivadoDesign的文本编辑器中的RTL源文件上可以看到U_SET属性一套。但是，在单元格对象的“属性”窗口中，会显示RPM属性。For有关使用这些属性和定义R
  • (135)vivado综合选项---＞(35)Vivado综合策略三五 FPGA系统设计指南针 数字IC系统设计(提升笔记)单片机嵌入式硬件FPGA综合
    1目录（a）IC简介（b）数字IC设计流程（c）Verilog简介（d）Vivado综合策略三五（e）结束1IC简介（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路、模拟电路、数字信号处理电路等。然后，根据设计电路的规格要求，进行布局设计和布线，确定各个电路元件的位置和连线方式。最后，进行物理设计，考虑电磁兼容性、功耗优化、时序等问题，并生成芯片制造所需
  • RLOC_ORIGIN cckkppll fpga开发
    RLOC_ORIGIN属性为相对放置的对象提供绝对位置或LOCRTL设计中的宏（RPM）。有关定义RPM和使用RLOC_ORIGIN属性，请参阅《VivadoDesignSuite用户指南：使用约束》（UG903）[参考文献19]。RPM是通过使用H_set、HU_set或U_set将设计元素分配给集合来定义的RTL设计中的优点。然后，为设计元素分配一个相对位置彼此使用RLOC属性。您可以定义任何
  • (134)vivado综合选项---＞(34)Vivado综合策略三四 FPGA系统设计指南针 数字IC系统设计(提升笔记)单片机嵌入式硬件FPGA综合
    1目录（a）IC简介（b）数字IC设计流程（c）Verilog简介（d）Vivado综合策略三四（e）结束1IC简介（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路、模拟电路、数字信号处理电路等。然后，根据设计电路的规格要求，进行布局设计和布线，确定各个电路元件的位置和连线方式。最后，进行物理设计，考虑电磁兼容性、功耗优化、时序等问题，并生成芯片制造所需
  • 【vivado】fpga时钟信号引入 刘小适 日拱一卒XilinxSoCFPGAfpga开发
    FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。一、从专用的MRCC/SRCC时钟引脚引入对于XilinxFPGA来说必须使用片上的MRCC或者SRCC引脚来把外部时钟信号引入FPGA、添加相关的时钟约束，然后再在FPGA上使用这些引入的时钟。二、从其他IO引入外部时钟如果设计
  • xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1 小 阿 飞 fpga开发
    参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2相比占用fpga资源更少；可以选择有符号或者无符号
  • 除法器 c语言 模拟,用Vivado-HLS实现低latency除法器 小小羊羊羊 除法器c语言模拟
    GeorgeWang–XilinxDSPSpecialist1VivadoHLS简介XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA。将DSP算法快速转到RTLFPGA实现将C至RTL时间缩短4倍基于C语言的验证时间缩短100倍RTL仿
  • xilinx除法器的使用 爱漂流的易子 xilinx的各类ip的使用fpga开发
    平台：Vivado2018.3.芯片：xcku115-flva1517-2-i(active)最近学习使用了xilinx除法器，在使用过程中出现了很多次除法器的结果和我预计的结果不一致，特此记录学习一下。参考文件：pg151.下载地址pg151-div-gen.pdf•查看器•AMD自适应计算文档门户(xilinx.com)IP配置说明Xilinx除法器拥有三种模式Radix2：Theimplem
  • 硬件加速OpenCV的图像处理方法研究 Jason_儿
    摘要：研究了一种基于VivadoHLS加速OpenCV程序的方法，其核心是利用Xilinx高层次综合工具VivadoHLS，将C++编写的OpenCV程序按照VivadoHLS处理规范进行修改，进而将代码转换为硬件描述语言，可快速生成IP核。结合XilinxZynqSoC架构和其视频图像处理方面的优势，通过软硬件协同的方法，实现OpenCV程序算法向高性能处理平台ZynqSoC系统的移植和加速。该
  • FPGA时钟资源与设计方法——IO延迟约束（Vivado） CWNULT fpga开发
    目录1I/O延迟约束简介2IO约束指令3输入延迟（InputDelay）4输出延迟（OutputDelay）1I/O延迟约束简介Vivado对整个工程的时序进行分析时，只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA管脚外部的输入输
  • vivado DSP Block cckkppll fpga开发
    当对推理进行编码并以DSP块为目标时，建议使用签名算术运算，并且要求预加器结果有一个额外的宽度位，以便可以打包到DSP块中。Pre-AdderDynamicallyConfiguredFollowedbyMultiplierandPost-Adder(Verilog)Filename:dynpreaddmultadd.v//Pre-add/subtractselectwithDynamiccont
  • vivado RAM HDL Coding Guidelines cckkppll fpga开发
    从编码示例下载编码示例文件。块RAM读/写同步模式您可以配置块RAM资源，为提供以下同步模式给定的读/写端口：•先读取：在加载新内容之前先读取旧内容。•先写：新内容立即可供阅读先写也是众所周知的如通读。•无变化：数据输出不会随着新内容加载到RAM而变化。Vivado合成为所有这些同步模式提供了推理支持。你可以描述了用于RAM的每个端口的不同同步模式。分布式RAM示例以下部分提供了分布式RAM的VH
  • vivado RAM HDL Coding Techniques cckkppll fpga开发
    Vivadosynthesis可以解释各种RAM编码风格，并将它们映射到分布式RAM中或块RAM。此操作执行以下操作：•无需手动实例化RAM基元•节省时间•保持HDL源代码的可移植性和可扩展性从编码示例下载编码示例文件。在分布式RAM和专用RAM之间的选择块存储器两种类型的数据都同步写入RAM。之间的主要区别分布式RAM和专用块RAM是从RAM读取数据的方式。请参阅下表。是使用分布式RAM还是专用
  • Vivado合成中的UltraRAM推断 cckkppll fpga开发
    Vivado合成中的UltraRAM推断UltraRAM原语概述UltraRAM是AMD的UltraScale+设备中提供的一种新的专用内存基元。这是一个大型存储器，设计用于级联非常大的RAM块。了解更多有关信息，请参阅《UltraScale体系结构内存资源用户指南》（UG573）。UltraRAM原语的描述UltraRAM原语是一个具有单个时钟的双端口存储器。配置单个基元如4Kx72。Ultra
  • vivado Convergent Rounding (LSB CorrectionTechnique) cckkppll fpga开发
    DSP块基元利用模式检测电路来计算收敛舍入（要么为偶数，要么为奇数）。以下是收敛舍入推理的示例，它在块满时进行推理并且还推断出2输入and门（1LUT）以实现LSB校正。RoundingtoEven(Verilog)Filename:convergentRoundingEven.v//Convergentrounding(Even)Examplewhichmakesuseofpatterndete
  • vivado Latches、Tristates、 cckkppll fpga开发
    闩锁Vivado日志文件报告已识别闩锁的类型和大小。推断锁存通常是HDL编码错误的结果，例如不完整的if或case声明。Vivadosynthesis针对以下报告示例中显示的实例发出警告。此警告允许您验证推断的Latch功能是否为预期功能。LatchesReportingExample=========================================================
  • 平时积累的FPGA知识点（11） 徐丹FPGA之路 FPGAfpga开发笔记
    平时在FPGA群聊等积累的FPGA知识点，第11期：51可以把dcp文件封装到自己ip里吗？解释：不可以52fifo的异步复位要做异步复位同步释放吗？解释：要跟写时钟同步，所以需要在ip外部做一下同步释放53vivado报错Phase6.1HoldFixIterPhase6.1.1UpdateTimingAbnormalprogramtermination(EXCEPTION_INT_DIVIDE
  • 平时积累的FPGA知识点（6） 徐丹FPGA之路 FPGAfpga开发笔记
    平时在FPGA群聊等积累的FPGA知识点，第六期：1万兆网接口，发三十万包，会出现掉几包的情况，为什么？原因：没做时钟约束，万兆网接口的实现，本质上都是高速serdes，用IP的话，IP会自带约束。2GTip会输出一个rxclk和txclk，这俩都是恢复出来的主时钟，需要手动加create_clock吗？解释：如果是7系列FPGA就要约束，之后的就不用。3vivado闪退后就打不开工程了，如何处理
  • jQuery 键盘事件keydown ,keypress ,keyup介绍 107x jsjquerykeydownkeypresskeyup
    本文章总结了下些关于jQuery 键盘事件keydown ,keypress ,keyup介绍，有需要了解的朋友可参考。 一、首先需要知道的是： 1、keydown() keydown事件会在键盘按下时触发. 2、keyup()  代码如下 复制代码 $('input').keyup(funciton(){      
  • AngularJS中的Promise bijian1013 JavaScriptAngularJSPromise
    一.Promise         Promise是一个接口，它用来处理的对象具有这样的特点：在未来某一时刻（主要是异步调用）会从服务端返回或者被填充属性。其核心是，promise是一个带有then()函数的对象。         为了展示它的优点，下面来看一个例子，其中需要获取用户当前的配置文件： var cu
  • c++ 用数组实现栈类 CrazyMizzz 数据结构C++
    #include<iostream> #include<cassert> using namespace std; template<class T, int SIZE = 50> class Stack{ private: T list[SIZE];//数组存放栈的元素 int top;//栈顶位置 public: Stack(
  • java和c语言的雷同 麦田的设计者 java递归scaner
    软件启动时的初始化代码，加载用户信息2015年5月27号 从头学java二 1、语言的三种基本结构：顺序、选择、循环。废话不多说，需要指出一下几点：      a、return语句的功能除了作为函数返回值以外，还起到结束本函数的功能，return后的语句 不会再继续执行。      b、for循环相比于whi
  • LINUX环境并发服务器的三种实现模型 被触发 linux
    服务器设计技术有很多，按使用的协议来分有TCP服务器和UDP服务器。按处理方式来分有循环服务器和并发服务器。 1  循环服务器与并发服务器模型 在网络程序里面，一般来说都是许多客户对应一个服务器，为了处理客户的请求，对服务端的程序就提出了特殊的要求。 目前最常用的服务器模型有： ·循环服务器：服务器在同一时刻只能响应一个客户端的请求 ·并发服务器：服
  • Oracle数据库查询指令 肆无忌惮_ oracle数据库
    20140920   单表查询 -- 查询************************************************************************************************************ -- 使用scott用户登录   -- 查看emp表   desc emp  
  • ext右下角浮动窗口 知了ing JavaScriptext
    第一种 <!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd"> <html xmlns="http://www.w3.org/1999/
  • 浅谈REDIS数据库的键值设计 矮蛋蛋 redis
    http://www.cnblogs.com/aidandan/ 原文地址：http://www.hoterran.info/redis_kv_design 丰富的数据结构使得redis的设计非常的有趣。不像关系型数据库那样，DEV和DBA需要深度沟通，review每行sql语句，也不像memcached那样，不需要DBA的参与。redis的DBA需要熟悉数据结构，并能了解使用场景。
  • maven编译可执行jar包 alleni123 maven
    http://stackoverflow.com/questions/574594/how-can-i-create-an-executable-jar-with-dependencies-using-maven <build> <plugins> <plugin> <artifactId>maven-asse
  • 人力资源在现代企业中的作用 百合不是茶 HR 企业管理
    //人力资源在在企业中的作用人力资源为什么会存在，人力资源究竟是干什么的 人力资源管理是对管理模式一次大的创新，人力资源兴起的原因有以下点： 工业时代的国际化竞争，现代市场的风险管控等等。所以人力资源 在现代经济竞争中的优势明显的存在，人力资源在集团类公司中存在着 明显的优势(鸿海集团)，有一次笔者亲自去体验过红海集团的招聘，只 知道人力资源是管理企业招聘的 当时我被招聘上了，当时给我们培训 的人
  • Linux自启动设置详解 bijian1013 linux
    linux有自己一套完整的启动体系，抓住了linux启动的脉络，linux的启动过程将不再神秘。 阅读之前建议先看一下附图。 本文中假设inittab中设置的init tree为： /etc/rc.d/rc0.d /etc/rc.d/rc1.d /etc/rc.d/rc2.d /etc/rc.d/rc3.d /etc/rc.d/rc4.d /etc/rc.d/rc5.d /etc
  • Spring Aop Schema实现 bijian1013 javaspringAOP
    本例使用的是Spring2.5 1.Aop配置文件spring-aop.xml <?xml version="1.0" encoding="UTF-8"?> <beans xmlns="http://www.springframework.org/schema/beans" xmln
  • 【Gson七】Gson预定义类型适配器 bit1129 gson
    Gson提供了丰富的预定义类型适配器，在对象和JSON串之间进行序列化和反序列化时，指定对象和字符串之间的转换方式，   DateTypeAdapter   public final class DateTypeAdapter extends TypeAdapter<Date> { public static final TypeAdapterFacto
  • 【Spark八十八】Spark Streaming累加器操作（updateStateByKey) bit1129 update
    在实时计算的实际应用中，有时除了需要关心一个时间间隔内的数据，有时还可能会对整个实时计算的所有时间间隔内产生的相关数据进行统计。 比如： 对Nginx的access.log实时监控请求404时，有时除了需要统计某个时间间隔内出现的次数，有时还需要统计一整天出现了多少次404，也就是说404监控横跨多个时间间隔。   Spark Streaming的解决方案是累加器，工作原理是，定义
  • linux系统下通过shell脚本快速找到哪个进程在写文件 ronin47
    一个文件正在被进程写 我想查看这个进程 文件一直在增大 找不到谁在写 使用lsof也没找到 这个问题挺有普遍性的，解决方法应该很多，这里我给大家提个比较直观的方法。 linux下每个文件都会在某个块设备上存放，当然也都有相应的inode, 那么透过vfs.write我们就可以知道谁在不停的写入特定的设备上的inode。 幸运的是systemtap的安装包里带了inodewatch.stp，位
  • java-两种方法求第一个最长的可重复子串 bylijinnan java算法
    import java.util.Arrays; import java.util.Collections; import java.util.List; public class MaxPrefix { public static void main(String[] args) { String str="abbdabcdabcx";
  • Netty源码学习-ServerBootstrap启动及事件处理过程 bylijinnan javanetty
    Netty是采用了Reactor模式的多线程版本，建议先看下面这篇文章了解一下Reactor模式： http://bylijinnan.iteye.com/blog/1992325 Netty的启动及事件处理的流程，基本上是按照上面这篇文章来走的 文章里面提到的操作，每一步都能在Netty里面找到对应的代码 其中Reactor里面的Acceptor就对应Netty的ServerBo
  • servelt filter listener 的生命周期 cngolon filterlistenerservelt生命周期
    1. servlet    当第一次请求一个servlet资源时，servlet容器创建这个servlet实例，并调用他的 init(ServletConfig config)做一些初始化的工作，然后调用它的service方法处理请求。当第二次请求这个servlet资源时，servlet容器就不在创建实例，而是直接调用它的service方法处理请求，也就是说
  • jmpopups获取input元素值 ctrain JavaScript
    jmpopups 获取弹出层form表单 首先，我有一个div，里面包含了一个表单，默认是隐藏的，使用jmpopups时，会弹出这个隐藏的div，其实jmpopups是将我们的代码生成一份拷贝。 当我直接获取这个form表单中的文本框时，使用方法：$('#form input[name=test1]').val()；这样是获取不到的。 我们必须到jmpopups生成的代码中去查找这个值，$(
  • vi查找替换命令详解 daizj linux正则表达式替换查找vim
    一、查找 查找命令 /pattern<Enter> ：向下查找pattern匹配字符串 ?pattern<Enter>：向上查找pattern匹配字符串 使用了查找命令之后，使用如下两个键快速查找： n：按照同一方向继续查找 N：按照反方向查找 字符串匹配 pattern是需要匹配的字符串，例如： 1:  /abc<En
  • 对网站中的js,css文件进行打包 dcj3sjt126com PHP打包
    一，为什么要用smarty进行打包 apache中也有给js,css这样的静态文件进行打包压缩的模块，但是本文所说的不是以这种方式进行的打包，而是和smarty结合的方式来把网站中的js,css文件进行打包。 为什么要进行打包呢，主要目的是为了合理的管理自己的代码 。现在有好多网站，你查看一下网站的源码的话，你会发现网站的头部有大量的JS文件和CSS文件，网站的尾部也有可能有大量的J
  • php Yii: 出现undefined offset 或者 undefined index解决方案 dcj3sjt126com undefined
    在开发Yii 时，在程序中定义了如下方式：        if($this->menuoption[2] === 'test')，那么在运行程序时会报：undefined offset:2，这样的错误主要是由于php.ini 里的错误等级太高了，在windows下错误等级
  • linux 文件格式（1） sed工具 eksliang linuxlinux sed工具sed工具linux sed详解
    转载请出自出处： http://eksliang.iteye.com/blog/2106082 简介       sed 是一种在线编辑器，它一次处理一行内容。处理时，把当前处理的行存储在临时缓冲区中，称为“模式空间”（pattern space），接着用sed命令处理缓冲区中的内容，处理完成后，把缓冲区的内容送往屏幕。接着处理下一行，这样不断重复，直到文件末尾
  • Android应用程序获取系统权限 gqdy365 android
    引用 如何使Android应用程序获取系统权限         第一个方法简单点，不过需要在Android系统源码的环境下用make来编译：         1. 在应用程序的AndroidManifest.xml中的manifest节点
  • HoverTree开发日志之验证码 hvt .netC#asp.nethovertreewebform
    HoverTree是一个ASP.NET的开源CMS，目前包含文章系统，图库和留言板功能。代码完全开放，文章内容页生成了静态的HTM页面，留言板提供留言审核功能，文章可以发布HTML源代码，图片上传同时生成高品质缩略图。推出之后得到许多网友的支持，再此表示感谢！留言板不断收到许多有益留言，但同时也有不少广告，因此决定在提交留言页面增加验证码功能。ASP.NET验证码在网上找，如果不是很多，就是特别多
  • JSON API：用 JSON 构建 API 的标准指南中文版 justjavac json
    译文地址：https://github.com/justjavac/json-api-zh_CN 如果你和你的团队曾经争论过使用什么方式构建合理 JSON 响应格式， 那么 JSON API 就是你的 anti-bikeshedding 武器。 通过遵循共同的约定，可以提高开发效率，利用更普遍的工具，可以是你更加专注于开发重点：你的程序。 基于 JSON API 的客户端还能够充分利用缓存，
  • 数据结构随记_2 lx.asymmetric 数据结构笔记
    第三章 栈与队列 一．简答题 1. 在一个循环队列中，队首指针指向队首元素的  前一个    位置。  2.在具有n个单元的循环队列中，队满时共有  n-1  个元素。  3. 向栈中压入元素的操作是先  移动栈顶指针&n
  • Linux下的监控工具dstat 网络接口 linux
    1) 工具说明dstat是一个用来替换 vmstat,iostat netstat,nfsstat和ifstat这些命令的工具, 是一个全能系统信息统计工具. 与sysstat相比, dstat拥有一个彩色的界面, 在手动观察性能状况时, 数据比较显眼容易观察; 而且dstat支持即时刷新, 譬如输入dstat 3, 即每三秒收集一次, 但最新的数据都会每秒刷新显示. 和sysstat相同的是,
  • C 语言初级入门--二维数组和指针 1140566087 二维数组c/c++指针
    /* 二维数组的定义和二维数组元素的引用 二维数组的定义： 当数组中的每个元素带有两个下标时，称这样的数组为二维数组； (逻辑上把数组看成一个具有行和列的表格或一个矩阵); 语法： 类型名 数组名[常量表达式1][常量表达式2] 二维数组的引用： 引用二维数组元素时必须带有两个下标，引用形式如下： 例如： int a[3][4];  引用：
  • 10点睛Spring4.1-Application Event wiselyman application
    10.1 Application Event Spring使用Application Event给bean之间的消息通讯提供了手段 应按照如下部分实现bean之间的消息通讯 继承ApplicationEvent类实现自己的事件 实现继承ApplicationListener接口实现监听事件 使用ApplicationContext发布消息
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他