tbzj_2000
tbzj_2000

chisel - 1: Windows下chisel工具安装和环境建立

Windows下chisel工具安装和环境建立: 
1，下载jdk_8.0.1310.11_64.exe或jdk-8u191-windows-x64.exe并安装好jdk，并设置环境变量。
   jdk系统环境变量的设置,参考: http://www.onlinedown.net/soft/61003.htm   

2, 下载sbt-1.2.8.msi并安装。将sbt安装目录下的bin文件夹加到系统环境变量Path中。
   sbt官网：https://www.scala-sbt.org/download.html
    
   如：经过1和2设置，在系统环境变量Path中应当已加了这些路径...D:\Program Files (x86)\sbt\bin;D:\Program Files\Java
\jdk1.8.0_191\bin;D:\Program Files\Java\jdk1.8.0_191\jre\bin;...

3，拷贝make.exe到sbt的bin目录，这是为了使用makefile来编译chisel

   下载make.exe参见：https://download.csdn.net/download/tbzj_2000/11757431

4，下载并解压缩chisel-examples-master。
   https://github.com/schoeberl/chisel-examples.git 
   从命令行进入解压后的目录，进入到build.sbt文件所在的目录，输入make alu后回车，运行成功后，会产生一个generated目录，进去
看就是生成的verilog文件。（详细见makefile以及代码）

注意：chisel3的安装在执行make alu时，已通过bulid.sbt的配置，在运行时自动从chisel官网下载了。

你可能感兴趣的:(chisel,HDL)

  • 【从零开始学习计算机科学】数字逻辑（四）数字系统设计 贫苦游商 学习数字逻辑verilog数字系统HDL数字电路FPGA
    【从零开始学习计算机科学】数字逻辑（四）数字系统设计数字系统设计硬件描述语言HDL（HardwareDescriptionLanguage）VerilogHDL的起源与发展HDL软核、固核和硬核的重用HDL的应用数字系统设计实现数字系统设计一个数字集成电路的可以从不同的层次（系统级、算法级、寄存器传输级、门级、开关级）以及不同的领域（行为领域、结构领域、物理领域）进行描述。三个领域主要含义如下：行
  • 使用Modelsim手动仿真 寒听雪落 FPGA专栏_verilogfpga开发
    FPGA设计流程在设计输入之后，设计综合前进行RTL级仿真，称为综合前仿真，也称为前仿真或功能仿真。前仿真也就是纯粹的功能仿真，主旨在于验证电路的功能是否符合设计要求，其特点是不考虑电路门延迟与线延迟。在完成一个设计的代码编写工作之后，可以直接对代码进行仿真，检测源代码是否符合功能要求。这时，仿真的对象为HDL代码，可以比较直观的观察波形的变化，在设计的最初阶段发现问题，节省大量的精力。在布局布线
  • 【从零开始学习计算机科学】数字逻辑（五） Verilog HDL语言 贫苦游商 学习fpga开发数字逻辑verilogHDL硬件开发逻辑电路
    【从零开始学习计算机科学】数字逻辑（五）VerilogHDL语言VerilogHDL语言8位全加器8位计数器2位比较器三态驱动器VerilogHDL模块的结构模块声明。端口定义。信号类型。功能描述verilog描述级别verilog关键字verilog标识符编写VerilogHDL源代码的标准数据类型常量变量nets型变量register型变量reg型变量运算符及表达式算术运算符逻辑运算符位运算符
  • 深入解析：FIR滤波器在FPGA上的设计与实现全流程 king-agic FPGAfpga开发经验分享
    在FPGA中实现FIR（FiniteImpulseResponse）滤波器涉及多个步骤，包括滤波器设计、系数量化、硬件架构设计、HDL（HardwareDescriptionLanguage）编码、综合、布局布线以及验证。1.滤波器设计使用软件工具如MATLAB、Octave或者Python中的SciPy库来设计FIR滤波器。定义滤波器的规格，例如采样频率、截止频率、通带和阻带衰减等。生成滤波器的
  • FPGA基础知识----第二章 FPGA 开发流程 原来如此呀 FPGA学习之旅单片机嵌入式硬件
    第二章FPGA开发流程FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。原理图和HDL(Hardwaredescriptionlanguage，硬件描述语言)是两种最常用的数字硬件电路描述方法。其中，运用HDL设计方法具有更好的移植性、通用性以及利于模块划分的特点，在工作学习中被广泛使用。典型FPGA的开发流程一般如下图所示，其包括功能定义/器件选型、设计输入、功能仿
  • lattice hdl实现spi接口 寒听雪落 FPGA专栏_verilogfpga开发
    在lattice工具链中实现SPI接口通常涉及以下步骤：定义硬件SPI接口的管脚。配置SPI时钟和模式。编写SPI主机或从机的控制逻辑。展示了如何在Lattice工具链中使用HDL语言（例如Verilog）来配置SPI接口：lattice工程顶层：spi_slave_top.v`timescale1ns/1psmodulespi_slave_top(inputwireCLK,//Systemclo
  • 芯片的Date sheet中常常提到的信号(引脚)的断言(assertion)和去断言(deassertion)是什么意思？ 昊虹AI笔记 芯片知识断言去断言
    引脚的“断言”（assertion）和“去断言”（deassertion）通常是在硬件设计中使用的术语，尤其是在数字电路和硬件描述语言（HDL）中。它们描述的是信号电平的状态变化。分两种情况来说明这个问题：第1种情况为信号为高电平有效时；第2种情况为信号为低电平有效时。信号为高电平有效时的解释如下断言（Assert）：当一个信号被“断言”时，意味着该信号变为活动状态。通常在逻辑电路中，这表示信号被
  • Verilog 语法篇 硬件描述语言 7yewh 【FPGA知识点笔记汇总】fpga开发硬件工程驱动开发arm开发物联网iot
    Verilog是一种硬件描述语言，用于设计、模拟和综合数字电路和系统。它主要用于描述ASIC（专用集成电路）或FPGA（现场可编程门阵列）等硬件设备的结构和行为。定义与用途：Verilog是一种硬件描述语言（HDL），主要用于数字电路的建模、仿真、综合与验证。设计人员利用它来描述电路的结构、行为以及时序关系，从而生成实际的硬件电路（如FPGA或ASIC）。发展背景：1984年，PhilMoorby
  • [读书日志]从零开始学习Chisel 第一篇：书籍介绍，Scala与Chisel概述，Scala安装运行（敏捷硬件开发语言Chisel与数字系统设计） JoneMaster 从零开始学ChiselJM读书日志系列开发语言scala后端fpga开发架构嵌入式硬件
    简介：从20世纪90年代开始，利用硬件描述语言和综合技术设计实现复杂数字系统的方法已经在集成电路设计领域得到普及。随着集成电路集成度的不断提高，传统硬件描述语言和设计方法的开发效率低下的问题越来越明显。近年来逐渐崭露头角的敏捷化设计方法将把集成电路设计带入一个新的阶段。与此同时，集成电路设计也需要一种适应敏捷化设计方法的新型硬件开发语言。本书从实用性和先进性出发，较全面地介绍新型硬件开发语言Chi
  • VCS简介 XtremeDV VCS快速实战指南
    1.2.1关于VCSVCS是VerilogCompiledSimulator的缩写。VCSMX®是一个编译型的代码仿真器。它使你能够分析，编译和仿真Verilog，VHDL，混合HDL，SystemVerilog，OpenVera和SystemC描述的设计。它还为您提供了一系列仿真和调试功能，以验证您的设计。这些功能提供了源码调试和仿真结果查看功能。vcs提供了一系列的feature，如下图：业界
  • Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现 2401_84185145 程序员fpga开发
    理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程。比如HDL语言描
  • vivado U_SET cckkppll fpga开发
    将具有附加相对位置（RLOC）约束的设计元素分组，这些约束是分布在整个设计层次结构中，形成一个集合。U_SET是HDL设计源文件中的一个属性，不会出现在综合或实施的设计。U_SET在定义相对放置宏时使用，或者RTL设计中的RPM。有关使用这些属性和定义的更多信息RPM，请参阅《Vivado设计套件用户指南：使用约束》（UG903）[参考文献19]。而H_SET或HU_SET用于根据设计定义逻辑元素
  • FPGA上板项目（四）——FIFO测试 _做个辣妹 FPGAfpga开发
    目录实验内容实验原理FIFOIP核时序绘制HDL代码仿真综合实现上板测试实验内容理解FIFO原理调用FIFOIP核完成数据读写实验原理FIFO：FirstInFirstOut，先入先出式数据缓冲器，用来实现数据先入先出的读写方式。可分类为同步FIFO和异步FIFO，读写时钟相同即为同步FIFO，读写时钟不同即为异步FIFO。FIFO框图：FIFO端口定义与说明：写端口说明读端口说明wr_clk写时
  • Verilog HDL运算符及其优先级 蒋楼丶 FPGAfpga开发
    运算符功能优先级别!、~反逻辑、位反相高*、/、%乘、除、取模∨+、-加、减∨>左移、右移∨、>=小于、小于等于、大于、大于等于∨==、!=、===、!==等、不等、全等、非全等∨&按位与∨^、^~按位逻辑异或和同或∨|按位逻辑或∨&&逻辑与∨||逻辑或∨?:条件运算符，唯一的三目运算符，等同于if-else低
  • vivado RAM HDL Coding Guidelines cckkppll fpga开发
    从编码示例下载编码示例文件。块RAM读/写同步模式您可以配置块RAM资源，为提供以下同步模式给定的读/写端口：•先读取：在加载新内容之前先读取旧内容。•先写：新内容立即可供阅读先写也是众所周知的如通读。•无变化：数据输出不会随着新内容加载到RAM而变化。Vivado合成为所有这些同步模式提供了推理支持。你可以描述了用于RAM的每个端口的不同同步模式。分布式RAM示例以下部分提供了分布式RAM的VH
  • vivado RAM HDL Coding Techniques cckkppll fpga开发
    Vivadosynthesis可以解释各种RAM编码风格，并将它们映射到分布式RAM中或块RAM。此操作执行以下操作：•无需手动实例化RAM基元•节省时间•保持HDL源代码的可移植性和可扩展性从编码示例下载编码示例文件。在分布式RAM和专用RAM之间的选择块存储器两种类型的数据都同步写入RAM。之间的主要区别分布式RAM和专用块RAM是从RAM读取数据的方式。请参阅下表。是使用分布式RAM还是专用
  • vivado Latches、Tristates、 cckkppll fpga开发
    闩锁Vivado日志文件报告已识别闩锁的类型和大小。推断锁存通常是HDL编码错误的结果，例如不完整的if或case声明。Vivadosynthesis针对以下报告示例中显示的实例发出警告。此警告允许您验证推断的Latch功能是否为预期功能。LatchesReportingExample=========================================================
  • vivado HDL编码技术 cckkppll fpga开发
    HDL编码技术介绍硬件描述语言（HDL）编码技术使您能够：•描述数字逻辑电路中最常见的功能。•充分利用AMD设备的体系结构功能。•模板可从AMDVivado™设计套件集成设计环境中获得（侧面）。要访问模板，请在“窗口”菜单中，选择“语言模板”。本章包括编码示例。从“coding”下载编码示例文件示例。VHDL的优点•实施更严格的规则，特别是强类型、不太宽容和容易出错的规则•HDL源代码中RAM组件
  • HDLBits_Verilog刷题笔记Verilog Language Basics（一） cascleright1 fpga开发硬件架构
    前言这个刷题笔记是给自己复习巩固用的，包括自己在刷题的时候遇到的问题，思考，以及看了一些大佬的笔记和答案进行整理和扩充。git开源solutionshttps://github.com/viduraakalanka/HDL-Bits-Solutionsb站up脱发秘籍搬运工，呜呜这个up不管我学什么都有教程，永远也逃不开脱发的世界~https://space.bilibili.com/318808
  • ZYNQ7020最小系统搭建PS端配置 你觉得很酷吗？ FPGA技术开发语言fpga开发
    1.创建设计2.DDR配置（根据自己板子的实际情况进行选择）3.串口配置4.如果不包含PL端则取消勾选5.自动引出接口6.验证设计7.输出设计8.生成顶层HDL9.导出硬件10.打开Vitis11.设置字体12.编译13.打开串口调试助手14.烧录程序15.结果
  • ubuntu22.04搭建verilator仿真环境
    Verilator是一款开源的硬件描述语言（HDL）仿真器，它可以将Verilog转换为C++模型，以便进行快速仿真。以下是在Ubuntu22.04上搭建Verilator仿真环境的步骤。首先，打开终端，更新包列表：sudoaptupdate接着安装必要的依赖：sudoaptinstallautoconfflexbison这些是Verilator构建过程中需要的工具。然后，从Verilator的G
  • fpga 需要掌握哪些基础知识？ 宸极FPGA_IC fpga开发fpga硬件工程嵌入式硬件javastm32
    个人根据自己的一些心得总结一下fpga需要掌握的基础知识，希望对你有帮助。1、数电（必须掌握的基础），然后进阶学模电，2、掌握HDL（verilog或VHDL）一般建议先学verilog，然后可以学SystemVerilog和VHDL。3、掌握FPGA设计流程/原理（推荐教材：FPGA权威指南、AlteraFPGA/CPLD设计、IP核芯志-数字逻辑设计思想、静态时序分析、嵌入式逻辑分析仪等）。4
  • File does not exist or is not accessible:‘c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Str 坚持每天写程序 VIVADO&VHDL常见报错fpga开发开发语言
    当使用vivado编译时，如果是从其他地方拷贝过来，并且是更换了器件类型的，那么可能ip核会出现错误，编译不成功。错误提示如下：Filedoesnotexistorisnotaccessible:'c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Stream_IN.srcs/sources_1/ip/ila_0/hdl/verilog/ltlib_
  • vscode开发FPGA(0)--windows平台搭建 zidan1412 FPGAvscode编辑器
    一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese（simplified）中文汉化包2.安装Verilog-HDL/systemVerilog插件(支持verilog语法)3.配置CTagsSupport插件(支持代码跳转)1)在github下载universalctags最新版本Release2
  • HDL Designer 2021.1 如何将默认编辑器修改为VsCode 是ZZJin 编辑器vscodeide
    第1步安装Vscode第2步添加Vscode至HDLDesigner第3步更改HDLDesigner编译器第4步修改结束，在HDLDesigner中双击block可使用Vscode编辑verilog
  • 在verilog中保留chisel中的注释 斐非韭 chiselfpga开发
    HowtodeciphercommentsingeneratedVerilogfromchisel?ThesearesourcelocatorsandwillshowupingeneratedFIRRTLorVerilog.Thesetellyouwhatlineinasourcefile(ChiselorFIRRTL)wasusedtogenerateaspecificlineinthedown
  • 【Verilog HDL设计】基于FPGA的HDMI协议实现v0.1 蚂蚁cd fpga开发
    1协议简介HDMI协议常见用的有v1.4v2.0v2.1等版本，后两个版本基于v1.4版本发展而来，要想深入学习HDMI协议，从v1.4版本开始更容易上手。关于HDMIv1.4的协议内容，网上已经有很多前辈作了详细介绍，例如博主“芒果木有籽”的这篇“HDMI1.4协议详解”就讲解的很细致。但毕竟在一篇或者几篇博文中想要把一个协议没有遗漏的展现出来是非常困难的。更详细的协议内容协议详见《High-D
  • 在 Vivado 将程序烧写固化到 flash Linest-5 VivadoVivadoflash程序固化Xilinxfpga开发
    程序的固化什么是程序的固化？通常对FPGA下载程序时，会采用JTAG口下载，完成好HDL设计，并且验证无误后，对设计文件进行综合，布局布线以及生成比特流文件，而FPGA开发板要想工作，需要将该文件烧写进FPGA芯片中。但是FPGA是基于RAM工艺（如LUT的实质就是RAM），因此会掉电丢失，再次上电后需要重新加载bit流。一般FPGA的外围会有一个非易失性存储器：Flash或SD卡等。可以将程序加
  • 蜂鸟E203系列——RISC-V资料 瓜大三哥
    欲观原文，请君移步书籍资料先来第一本：小编读完感觉就是大师的书籍（关于硬件底层设计），就算学不会技术，也能提高自己的文学水平了，现在少有的好书了，强烈推荐。（可以去某宝或某东去购买）再来一本：前五章跟《手把手教你设计CPU》类似，对嵌入式感兴趣的人适合阅读。（可以去某宝或某东去购买）除了开发RISC-V指令集，大佬们开发了用于RISC-V处理器设计的Chisel语言(ConstructingHar
  • chisel编码初体验 weixin_42330305 scala
    本文记录了初次使用chisel编码时遇到的一些问题及解决办法，希望对以后的工作有所帮助。1、内部信号赋值1.1单bit数信号定义单bit使能需要定义为Bool型，在io端口定义如下valpipe_en=Input(Bool())注意："Bool"后需要加"()"1.2寄存器打拍Chisel中支持的Reg类型有RegNext、RegInit、RegEnable、ShiftRegister，具体的差别
  • jdk tomcat 环境变量配置 Array_06 javajdktomcat
    Win7 下如何配置java环境变量 1。准备jdk包，win7系统，tomcat安装包（均上网下载即可） 2。进行对jdk的安装，尽量为默认路径（但要记住啊！！以防以后配置用。。。） 3。分别配置高级环境变量。   电脑-->右击属性-->高级环境变量-->环境变量。 分别配置 : path    &nbs
  • Spring调SDK包报java.lang.NoSuchFieldError错误 bijian1013 javaspring
            在工作中调另一个系统的SDK包，出现如下java.lang.NoSuchFieldError错误。 org.springframework.web.util.NestedServletException: Handler processing failed; nested exception is java.l
  • LeetCode[位运算] - #136 数组中的单一数 Cwind java题解位运算LeetCodeAlgorithm
    原题链接：#136 Single Number 要求： 给定一个整型数组，其中除了一个元素之外，每个元素都出现两次。找出这个元素 注意：算法的时间复杂度应为O(n)，最好不使用额外的内存空间 难度：中等 分析： 题目限定了线性的时间复杂度，同时不使用额外的空间，即要求只遍历数组一遍得出结果。由于异或运算 n XOR n = 0, n XOR 0 = n，故将数组中的每个元素进
  • qq登陆界面开发 15700786134 qq
    今天我们来开发一个qq登陆界面，首先写一个界面程序，一个界面首先是一个Frame对象，即是一个窗体。然后在这个窗体上放置其他组件。代码如下： public class First {         public void initul(){        jf=ne
  • Linux的程序包管理器RPM 被触发 linux
    在早期我们使用源代码的方式来安装软件时，都需要先把源程序代码编译成可执行的二进制安装程序，然后进行安装。这就意味着每次安装软件都需要经过预处理-->编译-->汇编-->链接-->生成安装文件--> 安装，这个复杂而艰辛的过程。为简化安装步骤，便于广大用户的安装部署程序，程序提供商就在特定的系统上面编译好相关程序的安装文件并进行打包，提供给大家下载，我们只需要根据自己的
  • socket通信遇到EOFException 肆无忌惮_ EOFException
    java.io.EOFException at java.io.ObjectInputStream$PeekInputStream.readFully(ObjectInputStream.java:2281) at java.io.ObjectInputStream$BlockDataInputStream.readShort(ObjectInputStream.java:
  • 基于spring的web项目定时操作 知了ing javaWeb
    废话不多说，直接上代码，很简单 配置一下项目启动就行 1，web.xml <?xml version="1.0" encoding="UTF-8"?> <web-app xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns="h
  • 树形结构的数据库表Schema设计 矮蛋蛋 schema
    原文地址： http://blog.csdn.net/MONKEY_D_MENG/article/details/6647488     程序设计过程中，我们常常用树形结构来表征某些数据的关联关系，如企业上下级部门、栏目结构、商品分类等等，通常而言，这些树状结构需要借助于数据库完成持久化。然而目前的各种基于关系的数据库，都是以二维表的形式记录存储数据信息，
  • maven将jar包和源码一起打包到本地仓库 alleni123 maven
    http://stackoverflow.com/questions/4031987/how-to-upload-sources-to-local-maven-repository <project> ... <build> <plugins> <plugin> <groupI
  • java IO操作 与 File 获取文件或文件夹的大小，可读，等属性！！！ 百合不是茶
    类 File File是指文件和目录路径名的抽象表示形式。 1，何为文件： 标准文件（txt doc mp3...） 目录文件（文件夹） 虚拟内存文件   2，File类中有可以创建文件的 createNewFile（）方法,在创建新文件的时候需要try{} catch(）{}因为可能会抛出异常；也有可以判断文件是否是一个标准文件的方法isFile();这些防抖都
  • Spring注入有继承关系的类（2） bijian1013 javaspring
    被注入类的父类有相应的属性，Spring可以直接注入相应的属性，如下所例：1.AClass类 package com.bijian.spring.test4; public class AClass { private String a; private String b; public String getA() { retu
  • 30岁转型期你能否成为成功人士 bijian1013 成长励志
            很多人由于年轻时走了弯路，到了30岁一事无成，这样的例子大有人在。但同样也有一些人，整个职业生涯都发展得很优秀，到了30岁已经成为职场的精英阶层。由于做猎头的原因，我们接触很多30岁左右的经理人，发现他们在职业发展道路上往往有很多致命的问题。在30岁之前，他们的职业生涯表现很优秀，但从30岁到40岁这一段，很多人
  • 【Velocity四】Velocity与Java互操作 bit1129 velocity
    Velocity出现的目的用于简化基于MVC的web应用开发，用于替代JSP标签技术，那么Velocity如何访问Java代码.本篇继续以Velocity三http://bit1129.iteye.com/blog/2106142中的例子为基础，      POJO    package com.tom.servlets; public
  • 【Hive十一】Hive数据倾斜优化 bit1129 hive
    什么是Hive数据倾斜问题   操作：join,group by,count distinct 现象：任务进度长时间维持在99%（或100%），查看任务监控页面，发现只有少量（1个或几个）reduce子任务未完成；查看未完成的子任务，可以看到本地读写数据量积累非常大，通常超过10GB可以认定为发生数据倾斜。 原因：key分布不均匀 倾斜度衡量：平均记录数超过50w且
  • 在nginx中集成lua脚本：添加自定义Http头，封IP等 ronin47 nginx lua csrf
    Lua是一个可以嵌入到Nginx配置文件中的动态脚本语言，从而可以在Nginx请求处理的任何阶段执行各种Lua代码。刚开始我们只是用Lua 把请求路由到后端服务器，但是它对我们架构的作用超出了我们的预期。下面就讲讲我们所做的工作。 强制搜索引擎只索引mixlr.com Google把子域名当作完全独立的网站，我们不希望爬虫抓取子域名的页面，降低我们的Page rank。 location /{
  • java-3.求子数组的最大和 bylijinnan java
    package beautyOfCoding; public class MaxSubArraySum { /** * 3.求子数组的最大和 题目描述： 输入一个整形数组，数组里有正数也有负数。 数组中连续的一个或多个整数组成一个子数组，每个子数组都有一个和。 求所有子数组的和的最大值。要求时间复杂度为O(n)。 例如输入的数组为1, -2, 3, 10, -4,
  • Netty源码学习-FileRegion bylijinnan javanetty
    今天看org.jboss.netty.example.http.file.HttpStaticFileServerHandler.java 可以直接往channel里面写入一个FileRegion对象，而不需要相应的encoder： //pipeline（没有诸如“FileRegionEncoder”的handler）： public ChannelPipeline ge
  • 使用ZeroClipboard解决跨浏览器复制到剪贴板的问题 cngolon 跨浏览器复制到粘贴板Zero Clipboard
    Zero Clipboard的实现原理 Zero Clipboard 利用透明的Flash让其漂浮在复制按钮之上，这样其实点击的不是按钮而是 Flash ，这样将需要的内容传入Flash，再通过Flash的复制功能把传入的内容复制到剪贴板。 Zero Clipboard的安装方法 首先需要下载 Zero Clipboard的压缩包，解压后把文件夹中两个文件：ZeroClipboard.js
  • 单例模式 cuishikuan 单例模式
    第一种（懒汉，线程不安全）： public class Singleton {   2     private static Singleton instance;   3     pri
  • spring+websocket的使用 dalan_123
    一、spring配置文件 <?xml version="1.0" encoding="UTF-8"?><beans xmlns="http://www.springframework.org/schema/beans"    xmlns:xsi="http://www.w3.or
  • 细节问题：ZEROFILL的用法范围。 dcj3sjt126com mysql
    1、zerofill把月份中的一位数字比如1，2，3等加前导0 mysql> CREATE TABLE t1 (year YEAR(4), month INT(2) UNSIGNED ZEROFILL,    -> day
  • Android开发10——Activity的跳转与传值 dcj3sjt126com Android开发
    Activity跳转与传值，主要是通过Intent类，Intent的作用是激活组件和附带数据。   一、Activity跳转 方法一Intent intent = new Intent(A.this, B.class); startActivity(intent)   方法二Intent intent = new Intent();intent.setCla
  • jdbc 得到表结构、主键 eksliang jdbc 得到表结构、主键
    转自博客：http://blog.csdn.net/ocean1010/article/details/7266042 假设有个con DatabaseMetaData dbmd = con.getMetaData(); rs = dbmd.getColumns(con.getCatalog(), schema, tableName, null); rs.getSt
  • Android 应用程序开关GPS gqdy365 android
    要在应用程序中操作GPS开关需要权限： <uses-permission android:name="android.permission.WRITE_SECURE_SETTINGS" /> 但在配置文件中添加此权限之后会报错，无法再eclipse里面正常编译，怎么办？ 1、方法一：将项目放到Android源码中编译； 2、方法二：网上有人说cl
  • Windows上调试MapReduce zhiquanliu mapreduce
    1.下载hadoop2x-eclipse-plugin https://github.com/winghc/hadoop2x-eclipse-plugin.git 把 hadoop2.6.0-eclipse-plugin.jar 放到eclipse plugin 目录中。 2.下载 hadoop2.6_x64_.zip http://dl.iteye.com/topics/download/d2b
  • 如何看待一些知名博客推广软文的行为？ justjavac 博客
    本文来自我在知乎上的一个回答：http://www.zhihu.com/question/23431810/answer/24588621 互联网上的两种典型心态： 当初求种像条狗，如今撸完嫌人丑 当初搜贴像条犬，如今读完嫌人软 你为啥感觉不舒服呢？ 难道非得要作者把自己的劳动成果免费给你用，你才舒服？ 就如同 Google 关闭了 Gooled Reader，那是
  • sql优化总结 macroli sql
    为了是自己对sql优化有更好的原则性，在这里做一下总结，个人原则如有不对请多多指教。谢谢！   要知道一个简单的sql语句执行效率，就要有查看方式，一遍更好的进行优化。   一、简单的统计语句执行时间 declare @d datetime ---定义一个datetime的变量set @d=getdate() ---获取查询语句开始前的时间select user_id
  • Linux Oracle中常遇到的一些问题及命令总结 超声波 oraclelinux
    1.linux更改主机名   (1)#hostname oracledb　　　　临时修改主机名 (2) vi /etc/sysconfig/network 　　修改hostname (3) vi /etc/hosts　　　　　　　　修改IP对应的主机名   2.linux重启oracle实例及监听的各种方法 （注意操作的顺序应该是先监听，后数据库实例） &nbs
  • hive函数大全及使用示例 superlxw1234 hadoophive函数
      具体说明及示例参 见附件文档。     文档目录：   目录 一、关系运算： 4 1. 等值比较: = 4 2. 不等值比较: <> 4 3. 小于比较: < 4 4. 小于等于比较: <= 4 5. 大于比较: > 5 6. 大于等于比较: >= 5 7. 空值判断: IS NULL 5
  • Spring 4.2新特性-使用@Order调整配置类加载顺序 wiselyman spring 4
    4.1 @Order Spring 4.2 利用@Order控制配置类的加载顺序 4.2 演示 两个演示bean package com.wisely.spring4_2.order; public class Demo1Service { } package com.wisely.spring4_2.order; public class
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他