典型电路------serdes

·串行器：将速率为y的n位宽并行数据转变成速率为n*y的串行数据。

·解串器：将速率为n*y的串行数据转变成速率为y的n位宽并行数据。

·Rx（接收）对齐：将接收的数据对齐到合适的字边界。可以使用不同的方法，从自动检

测和对齐特殊的预留比特序列（通常也称作comma字符），到用户控制的比特调整。

·时钟管理器：管理各种时钟操作，包括时钟倍频，时钟分频，时钟恢复。

·发送FIFO（先进先出）：在输入数据发送之前，暂时保存数据。

·接收FIFO：在接收数据被提取之前，暂时保存数据。在需要时钟修正的系统中，接

收FIFO是必须的。

·接收线路接口：模拟接收电路，包括差分接收器，还可能包括有源或者无源均衡电路。

·发送线路接口：模拟发送电路，可以支持多种驱动负荷。通常还带有转换的预加重部分。

·线路编码器：将数据编码成适应不同线路的格式。编码器通常会消除长的无转变位的

序列，同时还可以平衡数据中0、1的出现次数。（这是一个可选模块，某些SERDES

可能没有。）

·线路译码器：将线路上的编码数据分解成原始数据。（这是一个可选模块，编码可能

在SERDES外完成。）

·时钟修正和通道绑定：修正发送时钟和接收时钟之间的偏差，同时也可实现多通道间

的歪斜修正。（通道绑定是可选的，并不一定包含在SERDES中。）

其他可能包括的功能模块有：循环冗余检测（CRC）码生成器、CRC检测器、多种编码和解码（4b/5b,8b/10b,64b/66b）、可调的扰码器、各种对齐和菊花链选项，以及可配置的时钟前端和后端。

SERDES的常用功能还包括不同等级的自环

 

tips：

多重相位数据、comma字符（K字） 

8b/10b

开销是8b/10b机制的一个缺陷。为了获得2.5Gbit的带宽，需要3.125Gb/s的线路速率。使

用扰码技术可以很容易地解决时钟发送和直流偏置问题，并且不需要额外的带宽。

·字对齐

·时钟修正机制 单字节宽度的方法是最常用的方法，因为它可以有较小的接收FIFO缓冲器而且能够更好地兼容现存的协议。

某些情况需要使用4个符号的时钟修正序列。时钟修正通过检测接收FIFO来完成其工作。如果FIFO接近于满，则查找下一个时钟修正序列而不将数据序列写入FIFO。这种操作称作丢弃。相反地，如果FIFO接近于空，则查找下一个时钟修正序列，同时它会被两次写入FIFO。这种操作通常也称作重复。

时钟修正进行的频数必须足够多，从而可以通过丢弃或者重复来补偿时钟的差异。时钟修正序列和idle序列通常也是一样的。

    例外：在很多芯片到芯片（chip-to-chip）的应用中，同一个振荡器为所有收发器提供参考时钟。相同的参考时钟和相同的速率意味着不需要进行时钟

修正。同样，如果所有接收电路的时钟都来自恢复时钟，那么时钟修正也是不需要的。如果FIFO的写入速率和读出速率相等，也没有必要进行时钟修正。

        

·通道绑定机制 通道对齐的操作很类似于时钟对齐，既可以是一个特殊符号，也可以是包含在控制信息中的特定序列。

有时候我们需要传送的数据会超过一条串行链路的承载能力。在这种情况下，可以同时使用多条链路来并行传输数据。如果使用这种方式，则输入的数据流必须是对齐的。这个过程通常称作通道绑定。

 

·子通道生成   子通道的处理也和时钟对齐类似，既可以是一个特殊符号，也可以是包含在控制信息中的特定序列。

    加解扰        

加扰（通过随机的扰码系列有效的打断连续0、1的可能性，这样既保证了直流偏置问题而没增加额外带宽

 

    64/66 低开销的代价是更长的对齐时间、出现轻微直流偏置的可能性和更加复杂的编码器和解码器。                                  

主帧的类型主要有两种。简单的主帧包括两位同步比特01以及 64位的数据。数据经过

扰码处理，但是同步比特则不进行扰码处理。另一种主帧即可以是数据也可以是控制信息。

控制帧的前两位是同步比特10。类型域的8比特定义其余56位有效载荷的格式。64b/66b中使用的扰码器是X58 + X19 + 1。

    问题：每66位中都会有01或10的同步比特。在比特流的其他地方也会出现这样的比特组合。对齐程序首先随机选择一个起点。它首先搜寻有效的同步（01或者10组合），如果没有找到，则移动一位然后重新检测。一旦找到01或者10组合，则检查后续的66个比特。如果后续比特

中包含一个有效同步符号，则计数器增1，然后继续检测后面的66个比特。如果在一行中能

够连续检测到足够多的同步符号，而且没有发生错误，则确定对齐。如果检测过程中出现任

何错误，则计数器清零。一旦对齐位置锁定，错误的同步符号将被认为是错误。如果在一段时间内发生了足够多的错误，则对齐位置将重新估计。乍一看，这种方法可以在最大有效同步尝试内（+66或者更少）完成锁定。但是因为数据窗中出现类似的01或10序列概率很大，所以排除这些错误路径会花费很多时间。

 

    参考时钟要求较高，通常用每百万次容许频率错误的单位PPM

通常系统的每一个印刷电路板都需要有一个精确石英晶体振荡器供MGT使用。这些晶体振荡器的精确度比大多数用在

数字系统中的晶体振荡器要高一个级别，而且价格也要高出一截。

 

    预加重：

    关于连续驱动导致电平过零点的情况：转变开始时加入过量驱动，而在任意的连续相同数值时间内减少驱动量，这种过程有时也称作去加重。

    互感：

有一种称作field solver的工具/数学模型也可以用来计算阻抗的大小。几种主要类型的受控阻抗差分线路－微带线、带状线、偏置带状线以及层间耦合线路。  

串行链路的特殊性

 宇宙射线可以引起错误，特别是信号转变的时候。信号的速度越快，转变越多，则转变

时越可能受到宇宙射线的干扰。

2． 对于任何给定的BER，信号的速度越快，发生错误的可能性就越大。

3．高速时钟数据恢复不够精确。抖动、ISI、以及其他的实际干扰都可能造成不好的数据判

决，从而引起错误。例如，PLL 不断尝试调整持续变化的输入信号。同时，由于振荡器

会随着温度漂移，所以也可能会引起错误