SPI通信

      SPI是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口，是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便。
      SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要4根线，事实上3根也可以。也是所有基于SPI的设备共有的，它们是SDI(数据输入)，SDO(数据输出)，SCLK(时钟)，CS(片选)。
      MOSI(SDO)：主器件数据输出，从器件数据输入。
      MISO(SDI)：主器件数据输入，从器件数据输出。
      SCLK ：时钟信号，由主器件产生。
      CS：从器件使能信号，由主器件控制。
      其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效，这就允许在同一总线上连接多个SPI设备成为可能。需要注意的是，在具体的应用中，当一条SPI总线上连接有多个设备时，SPI本身的CS有可能被其他的GPIO脚代替，即每个设备的CS脚被连接到处理器端不同的GPIO，通过操作不同的GPIO口来控制具体的需要操作的SPI设备，减少各个SPI设备间的干扰。

      SPI是串行通讯协议，也就是说数据是一位一位从MSB或者LSB开始传输的，这就是SCK时钟线存在的原因，由SCK提供时钟脉冲，MISO、MOSI则基于此脉冲完成数据传输。 SPI支持4-32bits的串行数据传输，支持MSB和LSB，每次数据传输时当从设备的大小端发生变化时需要重新设置SPI Master的大小端。

SPI interface SPI接口介绍
    SPI是由美国摩托罗拉公司推出的一种同步串行传输规范，常作为单片机外设芯片串行扩展接 口。SPI有4个引脚：SS(从器件选择线)、SDO(串行数据输出线)、SDI(串行数据输入线)和SCK(同步串行时钟线)。SPI可以用全双工通信 方式同时发送和接收8(16)位数据，过程如下：主机启动发送过程，送出时钟脉冲信号，主移位寄存器的数据通过SDO移入到从移位寄存器，同时从移位寄存 器中的数据通过SDI移人到主移位寄存器中。8(16)个时钟脉冲过后，时钟停顿，主移位寄存器中的8(16)位数据全部移人到从移位寄存器中，随即又被 自动装入从接收缓冲器中，从机接收缓冲器满标志位(BF)和中断标志位(SSPIF)置“1”。同理，从移位寄存器中的8位数据全部移入到主寄存器中，随 即又被自动装入到主接收缓冲器中．主接收缓冲器满标志位(BF)和中断标志位(SSPIF)置“1”。主CPU检测到主接收缓冲器的满标志位或者中断标志 位置1后，就可以读取接收缓冲器中的数据。同样，从CPU检测到从接收缓冲器满标志位或中断标志位置1后，就可以读取接收缓冲器中的数据，这样就完成了一 次相互通信过程。这里设置dsPIC30F6014为主控制器，ISD4002为从器件，通过SPI口完成通信控制的过程。
SPI总线协议 

SPI是一个环形总线结构， 由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
       假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。
       那么第一个上升沿来的时候 数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi上的电平将所存到寄存器中去，那么这时寄存器=0101010sdi，这样在 8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成里一个spi时序。
       例子：
       假设主机和从机初始化就绪：并且主机的sbuff=0xaa，从机的sbuff=0x55，下面将分步对spi的8个时钟周期的数据情况演示一遍:假设上升沿发送数据

脉冲	主机sbuff	从机sbuff	sdi	sdo
0	10101010	01010101	0	0
1上	0101010x	1010101x	0	1
1下	01010100	10101011	0	1
2上	1010100x	0101011x	1	0
2下	10101001	01010110	1	0
3上	0101001x	1010110x	0	1
3下	01010010	10101101	0	1
4上	1010010x	0101101x	1	0
4下	10100101	01011010	1	0
5上	0100101x	1011010x	0	1
5下	01001010	10110101	0	1
6上	1001010x	0110101x	1	0
6下	10010101	01101010	1	0
7上	0010101x	1101010x	0	1
7下	00101010	11010101	0	1
8上	0101010x	1010101x	1	0
8下	01010101	10101010	1	0

这 样就完成了两个寄存器8位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo相对于主机而言的。其中ss引脚作为主机的时候，从机可以把它拉底被 动选为从机，作为从机的是时候，可以作为片选脚用。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据 主机的名准备数据，主机在下一个8位时钟周期才把数据读回来

SPI 总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于 CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束 中断标志;写冲突保护;总线竞争保护等。图3示出SPI总线工作的四种方式，其中使用的最为广泛的是SPI0和SPI3方式(实线表示):

图2   SPI总线四种工作方式

SPI总线接口及时序
    SPI 模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果 CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位（CPHA）能够配置用于选择两种不同的传 输协议之一进行数据传输。如果CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿 （上升或下降）数据被采样。SPI主模块和与之通信的外设音时钟相位和极性应该一致。SPI总线接口时序如图所示。

SPI功能模块的设计

根据功能定义及SPI的工作原理，将整个IP Core分为8个子模块：uC接口模块、时钟分频模块、发送数据FIFO模块、接收数据FIFO模块、状态机模块、发送数据逻辑模块、接收数据逻辑模块以及中断形式模块。

深入分析SPI的四种传输协议可以发现，根据一种协议，只要对串行同步时钟进行转换，就能得到其余的三种协议。为了简化设计规定，如果要连续传输多个数据，在两个数据传输之间插入一个串行时钟的空闲等待，这样状态机只需两种状态（空闲和工作）就能正确工作。

    首先看一下mcu spi的工作过程：在空闲时SCLK 无信号。当MCU发送数据时SCLK才会产生一个8位的sclk信号将数据发送出去。同理，如果MCU一直无动作是不会有sclk信号的，如果想要读取从机的值只能先往从机发送一个无意义的十六进制数。这时才会在SCLK上出现时钟信号，而此时AD才会将数据通过dout发送出去。也就是说由于SPI通信要由主机产生sck时钟信号，只有存在时钟才从机才能把寄存器内数据发送出去，所以要保证发送的数据使得从机不会产生动作（无效数据），SPI不能只接收不发送，在接收的时候必然也在发送数据