ISE操作问题点集合

一、xilinx工具在逻辑综合的过程中,将自己RTL代码中的很多变量都优化掉了,使得调试的抓信号的过程很纠结。现在我就跟大家分享一下我的方法(ISE版本为14.3)。

第一种方法:更改优化选项设置。

在ChipScope中添加一些引脚的信号,但列表中并没有显示,原因是综合的地方没设置好,应该将XST的属性设置成如下:keep hierarchy处为YES。

ISE操作问题点集合_第1张图片



第二种方法:在RTL代码中进行一些声明。

对于wire型号,对于ISE12.3以后的版本,XST综合,可以使用(* KEEP="TRUE"*) wire [15:0] AD_reg;这样的声明,就可以在查找信号的信号找到wire类型的AD_reg信号进行观察。

使用方法示例如下图:

ISE操作问题点集合_第2张图片


你可能感兴趣的:(xilinx,fpga)