组成原理

简答

1. 浮点加减法的计算流程
   答：

   1. 0操作数检查
      如果一个操作数为0，则就不必往下继续运算。
   2. 比较阶码大小并完成对阶
      小阶码向大阶码看齐。
   3. 尾数进行加减法运算
      不论是加法还是减法，都按加法进行。
   4. 结果规格化并进行舍入处理
   5. 溢出处理

2. 存储器分为哪三级？每级的作用？为什么分三级？为什么可以分三级？
   答：
   存储器分级结构：三级存储体系及其作用：

   • Cache：计算机中的一个高速小容量半导体存储，用来高速存取指令和数据。
   • 主存储器：是计算机系统的主要存储器，用来存放计算机运行期间的大量程序和数据。它能和cache交换数据和指令。
   • 外存储器：是大容量辅助存储器。外存的特点是存储容量大，位成本低，通常用来存放系统程序和大型数据文件及数据库。

   为什么分三级：
   为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾

   为什么可以分三级：
   局部性原理

3. 微程序控制器的组成和工作原理？
   答：
   组成：

   • 控制存储器：存放实现全部指令系统的微程序，是只读存储器
   • 微指令寄存器：存放由控制存储器读出的一条微指令
   • 地址转移逻辑：自动完成修改微地址的任务

   工作原理：
   仿照通常的解题程序的方法，把操作控制信号编成所谓的“微指令”，存放到一个只读存储器里．当机器运行时，一条又一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作 。

4. 流水CPU三种相关的概念？出现相关时解决冲突的办法？
   答：
   流水线中会出现三种相关冲突，使得流水线断流：

   • 资源相关：指多条指令进入流水线后在同一时钟周期内争用一个功能部件所发生的冲突。
     【解决】：①、后继指令推后。②、增设存储器，将指令和数据分别放在两个存储器中。③、采用双端口存储器。
   • 数据相关：必须等前一条指令执行完毕后才能执行后一条指令，这两条指令是数据相关。有三种：写后读、读后写、写后写。
     【解决】：①、后继指令推后。②、流水CPU的运算器中设置若干结果缓冲寄存器，暂时保留运算结果，以便后续指令使用，称为定向传送。
   • 控制相关：转移指令引流水线断流。
     【解决】：①、延迟转移法，由编译程序重排指令序列。②、预测转移法，硬件实现，根据指令过去的行为预测将来行为。

5. 中断方式 的处理流程？DMA方式 的处理流程？
   答：
   中断方式处理流程：
   ①、当CPU执行完一条现行指令时，如果外设向CPU发出中断请求，那么CPU在满足响应条件情况下，发出中断响应信号，并关闭中断，表示不再受理其他设备的中断。
   ②、CPU寻找中断请求源是哪一个设备，并保存CPU自己的程序计数器PC内容。
   ③、转移到中断源的中断服务程序。
   ④、CPU在保存现场信息，设备服务以后，恢复现场信息
   ⑤、开放中断，返回到原来被中断的主程序的下一条指令

   答：
   DMA方式处理流程：
   ①、预处理阶段：

   • CPU执行几条I/O指令，测试设备状态
   • 向DMA控制器的设备地址寄存器送入设备号并启动设备
   • 向内存地址计数器送入起始地址
   • 向字计数器送入交换数据字个数
   • 完成后，CPU继续执行原来的主程序

   ②、正式传送：

   • 外设准备好时，发出DMA请求
   • DMA控制器向CPU发出总线使用权请求，CPU与系统总线脱离
   • DMA控制器接管数据总线和地址总线，并向内存提供地址
   • 内存与外设开始数据交换，每交换一个字，地址计数器和字计数器加1
   • 当计数器值为0时，DMA操作结束，DMA控制器向CPU提出中断报告

   ③、传送后处理：

   • CPU响应DMA中断请求后，停止主程序执行，转去执行中断服务程序，做一些DMA结束处理工作

选择、填空

1. 冯诺依曼型计算机的工作原理以及冯诺依曼型计算机中区分指令和数据的方法？

   • 工作原理是：以二进制方式存储程序并按地址顺序执行。
   • 组成：控制器、运算器、存储器、输入设备、输出设备
   • 区分方法：指令周期的不同阶段

2. IEEE 754 浮点数格式标准

   • 组成：符号位、阶码、尾数
   • 32位浮点数：1位符号位，8位阶码（偏移量127），23位尾数

3. 原码、补码、反码、移码的定义和互换
   注意，正数的原码、补码还是本身

4. 补码的加减法
   溢出检测：

   • 双符号位法：给正操作数前加00、给负操作数前加11。00、11都参与运算。若是计算结果最高两位是01表示发生正溢出，且正确结果应该是个正数；若是10表示负溢出，且正确结果应该是个负数
   • 单符号位法：最高有效位进位而符号位无进位，为正溢，最高有效位无进位而符号位有进位，则为负溢。

5. 交叉存取度的概念，交叉存储器的带宽的计算

6. 双端口存储器：
   同一存储器具有两组相互独立的读写控制电路。
   当两个端口的地址不相同，在两个端口上进行读写操作，一定不会发生冲突。
   当两个端口同时存取存储器同一存储单元时，发生读写冲突。

7. Cache命中率 平均存取时间 效率的计算；

8. 主存和cache的地址映射

9. 数据的寻址方式

10. 74181ALU 和 74182ALU 的原理和二级，三级先行进位的实现
    74181ALU和 74182ALU 都是四位。
    P*：成组进位传送输出
    G*：成组进位发生输出

11. CPU的四个基本功能：

    • 指令控制（首要任务）
    • 操作控制
    • 时间控制
    • 数据加工（根本任务）

12. 几个主要寄存器的作用和相互之间的关系

    • 指令寄存器（IR）：保存当前正在执行的一条指令
    • 程序计数器（PC）：确定下一条指令的地址。应当具有寄存器和计数两种功能
    • 数据地址寄存器（AR）：保存当前CPU访问数据cache存储器单元的地址
    • 数据缓冲寄存器（DR）：暂存ALU的运算结果
    • 通用寄存器：放源操作数或结果操作数
    • 状态字寄存器（PSW）：保存算术指令和逻辑指令运算或测试结果建立的各种条件代码
    关系：
    CPU模型

13. 时序信号最基本的体制是电位-脉冲制，微程序控制器中一般采用节拍电位-节拍脉冲二级体制。

14. 控制器的控制方法有同步控制、异步控制、联合控制

15. 指令周期、CPU周期、T周期的定义和相互之间的关系？
    定义：

    • 指令周期：取出一条指令并执行这条指令的时间
    • CPU周期：一条指令的取出阶段（取指）需要一个CPU周期
    • T周期：节拍脉冲。处理操作的最基本单位

    关系：
    指令周期至少包含两个CPU周期，而一个CPU包含若干个T周期。

16. 流水CPU组成：指令部件、指令队列、执行部件。

17. 常见的流水线形式：指令流水线、算术流水线、处理机流水线

18. 流水CPU中写后读相关，读后写相关，写后写相关的判断。
    P172 例4

19. 信息交换方式：
    程序查询方式、程序中断方式、直接内存访问方式（DMA）、通道方式

20. 中断方式特别适合随机出现的服务，中断处理过程是由软硬件结合来完成的

21. DMA方式是完全由硬件执行的，主要优点速度快，满足高速I/O设备要求。DMA控制器仅负责数据传输工作，数据传输前的准备工作和传送后的处理工作由管理程序承担。

22. DMA与CPU解决分时访内：停止CPU访问内存、周期挪用、交替访内

23. 一般来说，外围设备由存储介质、驱动装置、控制电路三部分组成

24. 磁盘的读写原理：
    通过电磁变换，利用磁头 写线圈 中的脉冲电流，把一位二进制代码转成载磁体储存元的不同剩磁状态；反之，通过磁电变换，利用磁头 读线圈 ，将存储元的不同剩磁状态表示为二进制代码转换为电信号输出。

25. 道密度：沿磁盘半径方向，单位长度上的磁道数，单位 道/英寸

26. 位密度：磁道单位长度上能记录二进制代码的位数，单位 位/英寸

27. 面密度：为位密度和道密度乘积，单位 位/平方英寸

28. 平均存取时间：

    • 设磁盘转速为 r 转/秒，则转一周所需要时间是1/r，平均等待时间是转半周时间，也就是 1/(2r)；
    • 又设每磁道字节数为N，故数据传输速率为 rN 字节/秒，若令b表示传送字节数，则数据传输时间是 b/(rN)；
    • 设T_s为平均找道时间

    于是，平均存取时间T为：T=T_s+1/(2r)+b/(rN)

29. 数据传输率：

    • 由上面可知，数据传输率为 rN 字节/秒，其中每磁道字节数为N，转速r 转/秒
    • 若设v为磁盘旋转线速度，单位 英寸/秒，而D为位密度，即 位/英寸，于是 数据传输率 可定义为： Dv 位/秒

30. 刷新存储器容量：
    刷新存储器的容量=分辨率 × 颜色深度
    例如，分辨率1024×1024，256级颜色深度（=2⁸），则存储容量为 1024×1024×8 bit=1MB

31. 带宽的计算：
    刷新的带宽=分辨率 × 每个像素点颜色深度 × 刷新速率
    例如，分辨率1024 × 768，颜色深度 3B，帧频（刷新速率）72Hz，则带宽 为 1024 × 768 × 3B × 72 /s=162MB/s

32. 按照总线仲裁电路的位置不同，总线控制分为：集中式控制、分布式控制

33. 集中式仲裁：

    • 链式查询方式（菊花链）：
      • 原理：
        串行查询，如果一个I/O接口没有总线请求，就继续往下查询，如果有，就不再往下查询，该I/O接口获得总线控制权。
      • 特点：
        离总线仲裁器越近的设备，优先级越高，越远则越低。可能会出现“饥饿现象”，对询问链的电路故障敏感。但是线少，结构简单，易扩充设备。
      • 控制线数量：
        1根总线请求线、1根总线忙线和1根总线同意线，共3根。
    • 计时器定时查询：
      • 原理：
        中央仲裁器接到请求信号以后，在BS线为“0”的情况下，让计数器开始计数，计数值通过一组地址线发向各设备，当地址线上的计数值与请求总线的设备地址相一致时，该设备 置“1”BS线，获得了总线使用权，此时中止计数查询。
      • 特点：
        计数器的值可以每次从“0”开始计数，这时部件的优先级类似于串行链接方式；如果计数器的值每次从上次的中止点（如上次是2号设备请求，则下次从3号设备开始轮询）开始计数，则是一种循环优先级，每个部件获得总线使用权的机会均相等。
        优先级有较灵活的改变；可靠性比较高；计数器的初值也可用程序来设置，这可以方便地改变优先次序，但这种灵活性是以增加线数为代价的。
        扩充性较差，速度仍然不会很高。
      • 控制线数量：
        1根总线请求线、1根总线忙线和 Math.ceil( log₂N ) （向上取整）根设备地址线，共 2+Math.ceil( log₂N )
    • 独立请求方式：
      • 原理：
        每一个共享总线的设备均有一对总线请求线BR和总线授权线BG。当设备要求使用总线时，便发出该设备的请求信号。中央仲裁器中的排队电路决定首先响应哪个设备的请求。
      • 特点：
        响应时间最快、对优先次序的控制相当灵活。
        以增加总线控制器的复杂性和控制线的数目为代价的。
      • 控制线数量：
        N根BR线，N根BG线，1根BS线，共2N+1根。

34. 总线总裁算法有：静态优先级算法、固定时间片算法、动态优先级算法和先来先服务算法。

35. 从系统吞吐量看，多总线结构效率最高。而单总线结构利用率最高。

36. • 按照传输信息的属性来分析，总线可以包含以下几种信号线：数据总线、地址总线、控制总线
    • 根据所连接部件的不同，总线通常被分成以下几种类型：内部总线、系统总线、I/O总线
    • 在单机系统中，多总线结构的计算机的总线系统一般由：系统总线、内存总线和I/O总线

37. 总线结构传送方式不能提高数据的传输速度

38. 在计算机总线中，数据传输有两种基本方式：串行传输、并行传输

39. 数据传输过程中采用两种定时方式：同步定时和异步定时。

40. 同步定时：
    事件出现在总线上的时刻由总线时钟信号决定。一次I/O传输称为时钟周期或总线周期。有较高传输频率。适用于总线长度较短、各功能模块存取时间比较接近的情况。必须按最慢的模块设计公共时钟。

41. 异步定时：
    事件出现建立在应答式或互锁机制上。总线周期长度可变。不要统一的公共时钟信号。快速和慢速的功能模块都能连接到同一总线上，但是以增加总线的复杂性和成本为代价。

计算题

1. 补码的加减法，判断上溢下溢
2. 不恢复余数除法
3. 补码直接乘法
4. 存储器的扩充
5. 指令格式特点的分析
6. 给出一个数据通路图，写出给定指令的执行过程和需要的微操作控制信号，以及在什么时间内信号有效。
   P151 例1。
7. 微指令格式的设计
   P183 例8。P184 例11。
8. 浮点加减法计算
9. 浮点运算流水线加速比的计算