移动通信技术的毫米波波束成形系统构成

随着通信产业尤其是移动通信的高速发展，无线电频谱的低端频率已趋饱和。采用各种调制方法或多址技术扩大通信系统的容量，提高频谱的利用率，也无法满足未来通信发展的需求，因而实现高速、宽带的无线通信势必向微波高频段开发新的频谱资源。毫米波由于其波长短、频带宽，可以有效地解决高速宽带无线接入面临的许多问题，因而在短距离无线通信中有着广泛的应用前景。

各种半导体器件是信息和通信技术（ＩＣＴ ）的硬件基础，创造性研发满足毫米波无线通信应用的新兴半导体技术和电路，是提升通信系统容量、解决构建新一代通信系统关键问题的主要技术推手。文章沿着毫米波半导体器件技术创新发展脉络，从相控阵等关键技术的系统架构、半导体材料和工艺、器件设计和封装测试入手，分析总结了第五代（５Ｇ ）、第六代（ ６Ｇ ）移动通信技术毫米波系统和器件技术发展趋势。以美国 ＤＡＲＰＡ 的 ＭＩＤＡＳ 计划为例，阐释了军用毫米波器件技术的研究前沿和进展。

信息时代通信技术所面临的主要问题就是解决海量数据生成与通信容量不足之间的矛盾。预计到２０３２ 年，每年约有 ４５ 万亿个传感器从物理世界中采集巨量模拟信息（等价于

 ） 。现有通信网络系统远远不能满足未来对信息传输容量的需求。解决现有无线通信系统数据传输速率低下与信息高生成率之间的巨大差距问题，成为无线通信技术发展的关键点。当前主要解决方法之一是每隔几年引入一个新的无线标准来定义新协议，即采用更复杂的调制方案，以增加数据吞吐量。然而，调制复杂度增加到某种程度不再能显著提高吞吐量，创造新的解决方案已经成为当务之急。

著名的香农 － 哈特利（ Ｓｈａｎｎｏｎ － Ｈａｒｔｌｅｙ ）定理指出，通信系统的容量与带宽呈线性函数关系。为了快速传输更多的数据，理论上可以采用另一种更为长效的 提 高 系 统 吞 吐 量 的 方 法，即 将 调 制 信 号（ＦＢＷ ）扩展到更宽的频率范围内来增加其带宽，当前无线通信的发展主要就是遵循这一思路。目前蜂窝网络的许可运行频段主要在 ６ＧＨｚ 频率以下，可用频谱受到一定限制。顺应趋势要求，运行频谱向更高频段拓展是必然的。毫米波频段（一般指３０～３００ＧＨｚ电磁波频段）无线通信具有频谱宽和较强有效视距通信能力，能够大幅提高带宽、数据传输率，以及降低端到端延时，实现通信容量的大幅提升，因而获得了越来越多的关注。更多毫米波高端频段（一般指 ＞６ＧＨｚ频段）被使用，毫米波产业链也快速发展起来。

一般认为第五代移动通信技术（５Ｇ ）将部署电磁频谱的毫米波频段，第六代移动通信技术（６Ｇ ）将开发利用太赫兹（０．１～１０ＴＨｚ ）频段。５Ｇ和６Ｇ 回程数据容量从１０Ｇｂｉｔ ／ ｓ增加到１００Ｇｂｉｔ／ ｓ ，只能通过压缩更高调制格式的数据，以在毫米波模式下工作，如图１所示  ，这里更高的工作带宽是可用的。达到这一目的的主要技术途径就是进行半导体技术创新，开发毫米波、太赫兹频段工作的半导体器件、材料和架构。一些在军事应用中采用多年的关键技术已经成为５Ｇ 电信的理想技术。例如，相控阵技术是具有良好发展前景的重点技术。５Ｇ 电信正致力实现防务行业利用相控阵天线所带来的益处，克服毫米波信号容易受阻于建筑物或者障碍物的缺点。军事应用面临更为复杂的通信环境，距离通常相隔几十公里甚至几百海里。系统容量、数据传输速率同样也是军用通信系统所追求的关键指标。毫米波相控阵在军用通信、雷达、电磁频谱战领域的发展意义重大。军用和民用５Ｇ 通信建立起的良性循环有利于形成相互利用和促进的局面。

图 １　 商用无线数据服务速率每十年增加十倍的毫米波技术趋势

1  毫米波技术趋势

从当前 国 际 ５Ｇ 技 术 发 展 来 看，主 要 国 家 ６ＧＨｚ以下频段已经全面实现商用。无线通信要实现更高的数据容量或更高带宽，主要的着力点是开发利用２４．２５ＧＨｚ以上频段的毫米波高频段。在２０１９年世界无线电通信大会（ ＷＲＣ － １９ ）上，基于国际电信联盟（ＩＴＵ ）、第三代合作伙伴计划（ ３ＧＰＰ ）等国际标准化组织框架，各国代表就 ５Ｇ 毫米波频谱使用达成共识：全球范围将２４．２５～２７．５ＧＨｚ 、 ３７～４３．５ＧＨｚ 、 ６６～７１ＧＨｚ共１４．７５ＧＨｚ带宽的毫米波频率标识用于５Ｇ 及国际移动通信系统（ ＩＭＴ ）的未来发展。ＷＲＣ － １９的决议规划了大量连续带宽的毫米波频率用于 ５Ｇ 技术 ，如图 ２ 所示。这为 ５Ｇ／６Ｇ相关产业链的发展和成熟奠定了基础，全球５Ｇ系统部署和商用步伐正在加速。

半导体工业的关键挑战是开发并提供可赋能给５Ｇ 、 ６Ｇ 信息传输网络的技术，增加信息传输吞吐量、覆盖空间和传输距离。这些需求将转化成对半导体器件射频和基带带宽、工作频率、功耗、增益、噪声系数、线性度、发射功率等性能指标的要求。除最可能优先部署的２６ＧＨｚ ／ ２８ＧＨｚ／ ３９ＧＨｚ频段之外，近年业界对工作在 Ｖ 波段（ ５７～６６ＧＨｚ ）、 Ｅ 波段（７１～８６ＧＨｚ ）和 Ｗ 波段（ ７５－１１０ＧＨｚ ）的半导体技术给予越来越多的关注。高于９０ＧＨｚ和高达３００ＧＨｚ的频段也已经开始开发。６Ｇ 网络通信频段将向上扩展至太赫兹频段并延伸到三维空间，可连接卫星、飞机、船舶和陆基基础设施，实现真正的全球覆盖智能化通信  。

图 ２　５Ｇ 关键场景对应频谱分布

新一代毫米波无线通信系统技术主要包括工作于毫米波频段的大规模 ＭＩＭＯ 系统架构、波束成形芯片、基站（ ＢＳ ）和用户终端（ＵＴ ）的天线、系统测量和校准技术以及无线信道表征。通信基站是移动通信网络中最关键的基础设施。图 ３ 所示为核心网（ ＣＮ ） ５Ｇ 毫 米 波 基 站 基 带 单 元 － 有 源 天 线 单 元（ＢＢＵ － ＡＡＵ ）架构的示意图。该基站主要完成新空口（ ＮＲ ）基带信号与射频信号的转换及ＮＲ 射频信号的收发处理功能。

图 ３　 一种 ５Ｇ 毫米波基站架构示意图

发射信号时，从 ５Ｇ 基带单元传来的基带信号，经过上变频、 Ｄ ／ Ａ 转换以及射频调制、滤波、信号放大等发射链路（ ＴＸ ）处理后，再由开关、天线单元发射出去。接收信号时，５Ｇ射频单元通过天线单元接收射频信号，经过低噪放、滤波、解调等接收链路（ ＲＸ ）处理后，再进行 Ａ ／ Ｄ 转换、下变频，转换为基带信号并发送给 ５Ｇ 基带单元 。

2  毫米波波束成形系统构成

根据每个天线元件的相位，５Ｇ无线波束成形按系统架构分为三种类型：模拟波束成形  、全数字波束成形和混合波束成形  。

２．１　 模拟和数字波束成形架构

基于相控阵的模拟波束成形在模拟域内进行相位移动。模拟波束成形系统分为三个模块：数字模块、位到毫米波模块和波束成形模块。根据模拟移相的位置，可以将移相分为中频移相 、本地振荡器移相和射频移相。采用数字控制移相器（如６ 位 移 相 器）或 静 态 模 拟 波 束 成 形 结 构 （如Ｂｕｔｌｅｒ矩阵 、Ｂｌａｓｓ矩阵和 Ｌｅｎｓｅｓ ）来实现相移。图 ４ （ ａ ）所示为射频波束成形接收机的一种架构，来自天线元件的信号经过加权和合并，产生一个波束，然后由混频器和信号链其余部分加以处理。这是相控阵的传统实现方式。优势是实现成本较低、部署简便，缺点是较难产生多波束。

数字波束成形的原理是：每个元件单元的信号在独立数字化后，完全在数字电路中实现相移，结构如图３（ｂ ）所示，通过收发器阵列馈送到天线阵列。全数字相控阵是最有发展前途的架构。每个天线单元被连接到一个独立的高速、高精度 Ａ ／Ｄ转换器（ ＡＤＣ）或 Ｄ／ Ａ 转换器（ ＤＡＣ ）上。若选用低分辨率的 ＡＤＣ ／ ＤＡＣ ，则能大幅降低功耗。数字移相系统里所有的信号流都被数字化，因而数字波束成形具有快速波束管理和波束成形等优点，可以同时创建多个波束或在所有方向上进行搜索，并对障碍具有鲁棒性。

图４模拟和数字波束成形架构比较示意图

２．２　 混合波束成形架构

混合波束成形（ ＨＢＦ ）是模拟和数字波束成形技术的结合  ，是两者组合一个中间方案，如图５所示，是权衡成本／硬件复杂性和系统性能的方案。方案之一是将阵列划分为更小的子阵列，并在子阵列内执行模拟波束成形。每个子阵列可被认为是具有某种定向辐射图形的超级元件。然后使用来自子阵列的信号执行数字波束成形，产生对应于阵列全孔径的高增益窄波束。混合波束成形是目前５Ｇ 无线通信系统的主流方案。

图 ５　 多个模拟波束的混合波束成形示意图

２．３　 功能模块和电子组件

图６所示为用于５Ｇ 的天线模块配置和每个功能块宜采用的半导体技术方案  。有各种构建相控阵的功能块和半导体技术方案。最右边的天线阵列接收到的信号由前端低噪声放大器放大。然后，它们的信号位在射频波束成形器内被调整和合成。合成的信号从射频频率转换为中频。再通过ＡＤＣ转换为数字信号，进行信号处理。另一方面，数字部分产生的信号通过 ＤＡＣ 转换为模拟信号，并转换为无线电频率。然后，它们被射频波束成形器分割成相位调整信号，由前端的功率放大器放大后从阵列天线发射。

射频集成电路（ ＲＦＩＣ ）是重要的一类组件。东京工业大学和 ＮＥＣ公司开发了一种由４个发射／接收电 路 （ ＴＲＸ ）组 成 的 ＲＦＩＣ ，采 用 ６５ｎｍ 体 硅ＣＭＯＳ技术制作  。这种 ＲＦＩＣ 具有将信号从中频 － 射频转换到前端的功能，并通过改变本振信号相位来修改射频信号相位，使ＩＣ小型化。三星公司开发了一种 ＲＦＩＣ ，具有将信号从中频 － 射频转换到射频前端的 １６ 个 平行传 输信道，采用 ２８ｎｍ 体硅ＣＭＯＳ技术制作，如图７所示  。ＩＢＭ 和爱立信使用ＳｉＧｅ　ＢｉＣＭＯＳ技术联合开发了一种 ＲＦＩＣ ，具有如图６所示的从中频 － 射频（ ＩＦ － ＲＦ ）转换到前端的功能  。这个ＲＦＩＣ采用一个实时延迟电路作为移相器，它 有 ３２ＴＲＸ 和 很 好 的 波 束 成 形 性 能。ＭｉｘＣｏｍｍ 开发了一种 ８ＴＲＸ　ＲＦＩＣ ，采用 ４５ｎｍＰＤ － ＳＯＩ技术，电路具有射频波束成形器和前端功能 。通过垂直堆叠增加 ＳＯＩ上功率放大器的输出，以补偿晶体管栅极尺寸微化造成的输出功率下降。已经使用 ＧａＡｓ 、ＧａＮ 材料开发用于５Ｇ 毫米波的具有良好高频特性的 ＲＦＩＣ 。但只能用于研制功率放大器、低噪声放大器等模拟电路。目前还无法用这些技术创建数字电路。

图 ６　 使用混合波束成形的毫米波相控阵的简化框图

图 ７　１６ 信号链路 ＲＦＩＣ 芯片布局

3  毫米波半导体技术研究进展

通过半导体技术创新发展有效提升信息传输和处理效率的系统性解决方案，需要从材料、工艺、系统和电路设计、封装与测试、软件等方面着手开展协同研究。

３．１　 材料技术

推动未来通信技术发展创新的半导体工艺平台包括 ＲＦＳＯＩ 、 ＦｉｎＦＥＴ 、基于 ＳＯＩ ／ ＳｉＧｅ 的光电技术。材料技术处于半导体技术革新的中心。毫米波电路只有从基础材料出发不断创新，才能不断提升工作频率并满足不同应用场景的要求，如图８所示。主流模拟ＩＣ ／ ＲＦＩＣ半导体材料包括如下内容。

１ ） Ⅲ － Ⅴ 化 合 物。目 前 主 要 采 用 ＧａＡｓｐＨＥＭＴ 和 ＩｎＧａＰ　ＨＢＴ 制作电路。以 ＧａＮ 为代表的宽禁带化合物材料正在崛起。ＧａＮ 的热导率与Ｓｉ 相当，但其击穿电压非常高，具有比 Ｓｉ 更高的电子迁移率、更高的功率增益、更低的噪声和更高的功率效率，非常适合于制作毫米波系统的功率放大器、低噪声放大器、低相位噪声振荡器等前端电路。

图８ 主要的半导体材料和器件发展路线图

２ ）Ｓｉ基材料。目前主要采用 ＣＭＯＳ和ＳｉＧｅ／ＢｉＣＭＯＳ ，易实现高集成度和高性价比，是制作小功率器件的优选材料。与 ＣＭＯＳ平面体硅工艺兼容的全耗尽ＳＯＩ （ ＦＤＳＯＩ ）工艺是在低电压下提供高频工作的一种非常有前景的技术。文献提出了一种基于ＦＤＳＯＩ 器件的毫米波波束成形系统，在高整体功率效率下实现ＳＯＣ集成。ＳｉＧｅ　ＢｉＣＭＯＳ在单芯片中集成了高性能双极晶体管和 ＣＭＯＳ 器件，达到 ＧａＡｓ等更昂贵工艺才能实现的性能。

３ ）多材料异构集成。Ⅲ － Ⅴ 与Ｓｉ共集成技术出现了两种不同的集成方法，即与ＣＭＯＳ兼容的 ＧａＮ工艺 和硅基 Ⅲ － Ⅴ 族晶圆级集成技术  ，两者都是在 ２００ 毫 米 硅 晶 圆 上 进 行。前 者 利 用 现 有 的ＣＭＯＳ 基础设施，使用 Ⅲ － Ⅴ 芯片和 Ｓｉ 芯片混合封装形成最终系统，而后者是采用与现有的 Ｓｉ 代工工艺兼容的工艺，将 Ⅲ － Ⅴ 器件和 Ｓｉ器件共同集成在一个芯片中。二者都是引人注目的研究方向 。

３．２　 工艺技术

许多代工厂转向比电子束光刻更具成本效益的光学光刻，开发出新的工艺技术来参与５Ｇ 芯片工艺竞争；或者将新功能集成到单个工艺节点中，降低成本，获取价格优势。图 ９ 显示了在 ５Ｇ 中应用的Ｓｉ 技术演变历史。在 ２８ＧＨｚ 和 ３９ＧＨｚ 频段的新兴 ５Ｇ 毫米波蜂窝应用中，有两种引人注目的硅基技术——— ２８ｎｍ　ＲＦＣＭＯＳ 和 １３０ｎｍ ／９０ｎｍ　ＳｉＧｅＢｉＣＭＯＳ 。多篇文献详细介绍了 ２８ｎｍ 节点 ＣＭＯＳ技术 以及该节点技术中器件的射频特性  。

这种平面技术采用了 ｇｅｎ － ４ｎＦＥＴ应变结构和浸入式光刻 技 术。就 栅 极 处 理 工 艺 而 言，存 在 Ｐｏｌｙ／ＳｉＯＮ 和高 ｋ 金属栅极 （ＨＫＭＧ ）的处理方式，即ＨＫＭＧ工艺，该技术能提供更好的 Ｉ ｏｎ 和 ｇ ｍ ，同时降低 栅 极 电 阻 Ｒ ｇ。研 究 还 表 明，２８ｎｍ 体 硅ＣＭＯＳ技术能够实现用于８０２．１１ａｃ的高级ＳＯＣ集成收发器和２５Ｇｂｉｔ／ ｓ　６０ＧＨｚ宽带数字功率放大器，并达到合理的射频前端性能。

图 ９　 在 ５Ｇ 中应用的 Ｓｉ 技术演变历史

ＳｉＧｅ　ＢｉＣＭＯＳ 应用于 ＷｉＦｉ 前端、远程汽车雷达、光学ＩＣ 和５Ｇ 毫米波基站。在 ＢｉＣＭＯＳ技术下，通常将 ＳｉＧｅ　ＨＢＴ 添加到较大尺寸的 ＣＭＯＳ 节点中，并仔细优化技术的其他方面，如 ＨＢＴ 、布线和衬底损耗，以最大化应用效益。例如，３５０ｎｍ　ＳｉＧｅＢｉＣＭＯＳ 仍然足以满足极具挑战性的 ＷｉＦｉ 前端功率放大器（ ＰＡ ）需求 。ＳｉＧｅ　ＢｉＣＭＯＳ 将作为未来在 １００ＧＨｚ 以上毫米波应用的重要基础技术之一。

在商业应用中，每种半导体技术在性能和集成水平方面的潜力，必须与工艺的成熟度、芯片组在各种应用 市场规 模 背 景 下 被 开 发 的 潜 在 投 资 回 报（ ＲＯＩ ）相平衡。出于这个原因，技术的选择应在性能、系统复杂性和成本指标之间折中考虑，如表 １ 所示。

表 １　 毫米波半导体技术在性能、集成水平和开发成本方面的比较

３．３　ＩＣ 设计技术

随着新工艺的推出，ＩＣ设计也在不断演进。ＩＣ设计人员通过在单个工艺节点中提供新功能，将某些功能组合到一个产品中，或者从核心晶体管中开发比以前更高的性能。这些趋势最终导致芯片的集成度提高，并且更易于部署，如图１０所示。毫米波相控阵系统设计的两个关键挑战是发射机的功率效率和整个系统的热功率预算。若采用Ｓｉ技术设计系统，则系统之间的差异将主要由功率放大器 工 作 点 的 最 大 功 率 输 出 （ Ｐ ｓａｔ ）、功 率 效 率（ＰＡＥ ）以及天线和发射机／接收机之间的损耗造成。

图 １０　 毫米波半导体系统主要电路示意图

波束成形架构和芯片划分将由等效全向辐射功率（ ＥＩＲＰ ）、频带和系统中消耗的直流功率决定。ＳＯＣ的面积缩放与耗散的热功率密度之间存在折中。在所有 ＰＡ 器件中， ＧａＮ 以最高的发射功率、最高的ＰＡＥ （如图 １１ 所示）、最宽的带宽、最大的功率密度和最高的可靠性脱颖而出 。面临的主要挑战是晶格失配电荷在阱中的填充与释放时间常数差异导致的矢量幅度退化（ ＥＶＭ ）。此外，还未能证明这些器件是否能在 １２０ＧＨｚ以上频率工作。今后的研究将致力于将 ＧａＮ 器件和 ＰＡ 的工作频率扩展到２００ＧＨｚ ，功率达 ４０ｄＢｍ＠３０％ＰＡＥ 。随着向更高的毫米波频段迈进，挑战将更加严峻。

图１１在毫米波频率下工作的几种技术的附加功率效率比较

毫米波器件设计要重点考虑的关键半导体器件要素包括高频技术、能优化片上射频无源元件的低损耗后段工艺、考虑了布线相关性影响的先进建模和仿真能力，以及基于传输线的器件和交叉耦合。一般认为，取 ｆ ｍａｘ 或者 ｆ Ｔ 的 １ ／ ３ 作为工作的频率上限，可以容忍工艺、电压和温度的变化，同时还能保持足够的增益。对于Ｓｉ　ＣＭＯＳ器件，由于栅极和互连电阻造成的各种限制，微缩到 ２０ｎｍ 以下对器件性能的改善收效甚微，ｆ ｍａｘ 可能于２０ｎｍ 左右达到４５０ＧＨｚ的峰值 。ＣＭＯＳ电路适宜小信号射频应用，已被证明能在１００ＧＨｚ范围支持毫米波技术 。与ＣＭＯＳ相比，ＳｉＧｅ在高温下具有更高的频率、更高的击穿电压和更高的输出功率。ＩＨＰ已经演示了 ＤＯＴ７５０器件 的 ｆｍａｘ 达到７００ＧＨｚ，器件性能远高于 ＣＭＯＳ 。

３．４　 封装与测试

在过去几年中，射频应用推动先进电子封装市场涵盖了不同行业。随着汽车雷达、高端智能手机、ＷｉＧｉｇ 器件等产品的出现，ＲＦ 封装市场预计将在各个领域都有所增长。预计 ２０２５ 年射频高级封装市场将达到 ３４０ 亿美元  。晶圆级封装（ＷＬＰ ）、 ３Ｄ硅通孔（ ＴＳＶ ）、系统封装（ＳｉＰ ）和电磁干扰（ ＥＭＩ）屏蔽是射频器件要求小尺寸、高速运行和异构集成的关键因素。在毫米波频段优化基于 ＳｉＰ 的封装技术是通信集成电路面临的主要挑战之一。需要研究新的管理散热或电气性能的封装和制造技术。智能手对功耗、尺寸和集成度有着苛刻的要求，基站要求的严格程度则相对较小。成本效率也是至关重要的因素。

毫米波 ５Ｇ 需要能够实现用于大规模 ＭＩＭＯ的宽带（ ＞４００ＭＨｚ ）阵列的高度小型化的大型天线新封装技术。欧洲共同利益重要项目（ＩＰＣＥＩ ）正在为 毫 米 波 ５Ｇ 基 站 应 用 开 发 出 晶 圆 级 封 装（ＦＯＷＬＰ ）的天线封装模块。图 １２ 所示为该封装的示意图 ，显示一种双模堆叠的 ＦＯＷＬＰ　ＲＤＬ（ ＲＤＬ即导线重新分布层）芯片后装工艺。两个铜层（天线２和天线１ ）分别包括一个集成天线阵列和它的地平面，而两个封装层（模２和模１ ）分别作为天线衬底和插板层。采用 Ｇｌｏｂａｌｆｏｕｎｄｒｉｅｓ　２２ＦＤＸ技术制成的模拟前端 ＩＣ （ ＡＦＥ　ＩＣ ）被集成到插板层，通过堆叠层的通孔与天线连接，并通过 ＲＤＬ与系统板连接 。封装尺寸为１０ｍｍ×１０ｍｍ ，集成天线阵列包括一个２×２的贴片天线。器件在２８ＧＨｚ和３９ＧＨｚ双频段运行，两个频段最小阻抗带宽均为４００ＭＨｚ 。

图 １２　 双模 ＦＯＷＬＰ 封装结构图

毫米波测试包括对系统、 ＲＦ 电路、数字电路、新材料（包括一些在最先进工艺节点上开发的材料）、新封装方法、天线阵列、 ＳｉＰ 、天线级封装（ＡｉＰ ）以及毫米波独有的空口（ ＯＴＡ ）测试。毫米波测试才刚刚起步，电路复杂度高、工艺接入点多，测试、检测和计量需要耗费更长时间。ＭＩＭＯ 的性能在真实环境或隔离环境中测量。测量真实的室内或室外环境中的传播信道特性用于获得每个特定ＭＩＭＯ信道的脉冲响应。它提供了有关被测系统的完整知识，但仅针对一个特定场景。第二种 ＭＩＭＯ 测量是在隔离环境中进行的，即 ＯＴＡ 测试。ＯＴＡ 测试是毫米波关键要素。文献描述了不同的 ＯＴＡ 方法，提出了 ２８ＧＨｚ 和 ３９ＧＨｚ 相控阵天线及其 ＩＣ的 ＯＴＡ 测试解决方案。

4  军用毫米波数字相控阵研究前沿

４．１　 技术路线

军事应用对毫米波技术有着强烈的需求。通信、雷达中的相控阵天线等毫米波关键技术首先在军事领域得到发展，现在已经转变为５Ｇ 通信的主流技术，二者相互促进，实现良性循环。军用毫米波技术聚焦数字相控阵前沿技术研究，从应用层面大致有以下三个关联方向

１ ）更远距离宽带传输。美国国防高级项目研究局（ ＤＡＲＰＡ）的 ＭＩＤＡＳ 计划正在开发用于通信和遥感的 １８～５０ＧＨｚ 高集成度单元级数字相控阵  。ＭＩＤＡＳ最终目标是开发出能实现快速移动战术平台之间的安全通信网络天线孔径，以更快的速度和带宽更远地传输数据。诺格公司与 ＤＡＲＰＡ在“１００Ｇｂｉｔ ／ ｓ射频主干网络”项目中验证了在２０公里距离上 １００Ｇｂｉｔ ／ ｓ 的无线数据传输能力  。链路在毫米波频率上（７１～７６ＧＨｚ和８１～８６ＧＨｚ ）运行，带宽达５ＧＨｚ 。

２ ）更高分辨率和小型化。公开资料显示，国外战机雷达多工作在 Ｘ 频段（８ＧＨｚ至１２ＧＨｚ ），部署和瞄准导弹的雷达系统通常在 Ｋａ频段（３３ＧＨｚ至３７ＧＨｚ ）。更高分辨率和更小尺寸的天线有助于性能提升。９４ＧＨｚ频段导弹正在开发。

３ ）向高频扩展频率覆盖范围。传统电子战系统运行于２ＧＨｚ 至 １８ＧＨｚ 之间，涵盖 Ｓ 波段、Ｃ 波段、 Ｘ波段和 Ｋｕ波段。随着探测距离的增加，侦听电子 设 备 也 将 增 加。由 于 工 作 在 ２８ ＧＨｚ 和 ３９ＧＨｚ频率的５Ｇ 设备可能与用于导弹制导的 Ｋａ频段重叠，为了减少信道冲突，电子战系统提出了新的扩展频率覆盖范围———从２４ＧＨｚ到４４ＧＨｚ 。带宽增加和频率提高将有利于开发更多的性能更高的军用电子设备。

４．２　 重点目标

ＤＡＲＰＡ　ＭＩＤＡＳ 计划目的是开发毫米波频率的单元级数字波束成形阵列，实现频率敏捷的多波束网络，减少网络发现时间，并提高网络吞吐量。项目将把先进射频和混合信号 ＣＭＯＳ　ＡＳＩＣ 设计、化合物半导体器件和异构集成方面的研究进展结合在一起，研制用于航空航天和国防应用的薄型数字相控阵。技术领域 １ （ ＴＡ１ ）（计划研制时间 ２０１８ 年 ～２０２１ 年）：研 制 宽 带 毫 米 波 数 字 “瓦 片”。除 了 在ＴＡ１ 中开发这个核心构建模块之外，还开发 Ｔ ／ Ｒ组件，包括低噪声放大器（ ＬＮＡ ）、 ＰＡ 、 Ｔ ／ Ｒ 开关和辐射元件，同时开发封装和热管理基础设施、用于数字波束成形的计算资源。项目完成目标是多于 ２５６个单元的样机系统。技术领域 ２ （ ＴＡ２ ）（计划研制时间 ２０１８年 ～２０２２年）：利用 ＴＡ１团队开发的“瓦片”研制宽带毫米波孔径。技术领域３ （ ＴＡ３ ）（计划研制时间２０１８年 ～２０２１年）：毫米波阵列基础研究，解决数字和混合波束成形中的基础技术创新。

４．３　 研究进展

Ｎｏｒｔｈｒｏｐ　 Ｇｒｕｍｍａｎ和Ｊａｒｉｅｔ技术公司合作开发 ＭＩＤＡＳ项目中的１８～５０ＧＨｚ可扩展数字相控阵，其 他 参 研 公 司 包 括 Ｑｏｒｖｏ 、 Ｍｉｃｒｏｓｓ 、 ＴｏｗｅｒＳｅｍｉｃｏｎｄｕｃｔｏｒ和 Ｐｒｏｔｏｌａｂｓ 。ＭＩＤＡＳ参研公司分工图如图１３所示。ＮｏｒｔｈｒｏｐＧｒｕｍｍａｎ计划用裸芯片３Ｄ 堆叠和 ＴＳＶ 垂直互连实现异构集成。堆叠器件包括３Ｄ 打印的辐射器、两个为辐射器创建平衡结构的硅馈电板、一个砷化镓 Ｔ ／ Ｒ　ＭＭＩＣ层、一个 ＳｉＧｅ　ＲＦＩＣ 层和一个 ＣＭＯＳ 瓦片层。数据和电源从 硅 中 ＴＳＶ 进 入 ＣＭＯＳ ，输 出 信 号 则 进 入ＳｉＧｅ　ＢｉＣＭＯＳ　ＲＦＩＣ 。该 ＲＦＩＣ为 ＧａＡｓ　ＭＭＩＣ提供偏置分配、控制、测试和校准射频分配。砷化镓Ｔ ／ Ｒ　ＭＭＩＣ层是８信道四分之一圆片，它通过倒装芯片键合与 ＳｉＧｅ　ＩＣ 互连， ＳｉＧｅ　ＩＣ 是砷化镓 Ｔ ／ ＲＭＭＩＣ层和 ＣＭＯＳ瓦片之间的有源插接器。第二阶段中，由 Ｊａｒｉｅｔ设 计 的 ＴＡ１ 数 字 瓦 片 将 取 代ＣＭＯＳ瓦片，并与阵列的其他部分集成。还需要研究多种合金性质、键合和温度特性，保证组装过程稳定。

ＴＡ１混合信号 ＡＳＩＣ由Ｊａｒｉｅｔ公司开发，采用Ｇｌｏｂａｌ　Ｆｏｕｎｄｒｉｅｓ 公 司 １２ ｎｍ　ＦｉｎＦＥＴ （ １２ＬＰ ）ＣＭＯＳ工艺，在数字和模拟／射频性能之间取得了良好平衡，是一种极其省电和紧凑的混合信号和数字设计方案。高效的逻辑对于实现数字降频／升频器 （ ＤＤＣ ／ ＤＵＣ ）模块，以及数字波束成形功能十分重要。为了实现具有８个收发器通道的四分之一“测试瓦片”方案，采用了 ６ＧＨｚ 的高 － 中频频率范围，且 ＡＤＣ 在第二奈奎斯特区的采样率为 ８ＧＳ ／ ｓ 。发送路径采用 ＤＡＣ ，使用回补（ ＲＴＣ ）或混合模式波形，在第二奈奎斯特区将信号能量最大化。虽然第一阶段目标是达到２００ＭＨｚ带宽，但Ｊａｒｉｅｔ的数据转换器设计实现了４ＧＨｚ的奈奎斯特带宽，从而减轻了实现第二阶段目标的难度。

迄今为止，参研公司已经使用两个不同的最先进ＣＭＯＳ工艺、３Ｄ 打印宽扫描和宽带辐射器、 ＩｎＰＨＢＴ ／ ＨＥＭＴ和 ＧａＡｓ　ｐＨＥＭＴ低噪声放大器和高功率放大器、低损耗 Ｔ ／ Ｒ 开关，开发了多信道收发器 ＡＳＩＣ 。Ｎｏｒｔｈｒｏｐ　 Ｇｒｕｍｍａｎ为 ＴＡ２孔径研究采用了凹槽天线阵列，它们是用立体光刻技术（ ＳＬＡ ）３Ｄ打印的，然后进行铜金属化。开发了使用芯片堆叠、铜柱、焊接凸点和分布层的先进封装技术，将所有组件集成在管壳中。完成样机将是一个可扩展的２５６ 个天线单元的毫米波天线“瓦片”相控阵，达到在战术防御平台和低轨卫星中使用大型相控阵进行通信的目标。

图 １３　ＭＩＤＡＳ分工图

总 结

建设下一代高速泛在、集成互联、智能绿色、安全可靠的大容量通信网络将依赖于半导体技术创新和突破的推动作用。毫米波无线通信是实现信息和通信技术长期可持续发展的重要技术，目前正在艰难地攻克前所未有的技术挑战。这些挑战在很大程度上源于半导体技术发展正在逼近其基本极限，这为信息处理、通信、存储、传感和驱动所赖以维系的能源效率的更新换代带来了阻碍。我国毫米波技术发展应该形成在政府支持下的、以应用为导向的产学研各界共同努力的局面，充分利用多学科研究成果，开展包括基础研究的各种研究，在系统、材料、架构、电路、器件和软件领域协同开发，取得突破性进展，最终达到期望的发展目标。