前言
*考题整理这个环节最为重要!!!
基础概念部分题、常规类型的大题、字位扩展法(这个必会的)的设计题…这些才是我们复习的重点,至于指令的相关设计题只能算是难点,对我们以通过为目标的期末考试而言,复习大部分的基础
先说结论,计算机组成原理,7分组成3分原理
平时学习7分重原理,三分看组成,而考试的考察形式则是完全反过来。
看了下2014、2015年西邮的古董版期末试卷,年代有点老,但很大一部分考察点和老师期末总结的考纲不谋而合。50、30、20这个比例数字是之前的比例,今年考试不见得就以这种形式考,列举这个的目的只是想让大家清楚侧重点的大概比例,看清楚考试的侧重点。
PS:根据“小梁”给的视频内容整理,里面的内容都是小梁点名提到的,当前考纲范围 <= 2.20日考纲范围。
注:参考小梁所提到的经典题目和2014、2015两年的往年计组期末考试题,
并且按照“题型分析”的顺序进行整理,会标注题目出处,对于一些本来应该是选择填空的部分,这里以简答题的形式来写入。
运算器、控制器、存储器、输入设备 和 输出设备。
指令和数据都存放在主存,它们都以二进制代码形式出现,区分的方法为:
(1)取指令或数据时所处的机器周期不同:取指周期取出的是指令;分析、取数或执行周期取出的是数据。
(2)取指令或数据时地址的来源不同:指令地址来源于程序计数器;数据地址来源于地址形成部件。
8位二进制的数字组合叫一个字节。
由n个字节组成一个字(n>=1且n为整数)
用作数据用途的字叫数据字
用作指令用途的字叫指令字
在取址周期从内存取出来的叫指令流,它流向控制器
从执行周期从内存取出来的叫数据流,它由内存流向运算器。
【小梁】流水线的加速比(我感觉是小题,我看了也没想明白咋考,弃子!)
【小梁】DRAM 刷新方式(可能给你一个参数问你是什么刷新方式)
单独分一段的是集中式刷新reflush,平均分段后半段刷新且多个小周期组成的是分散式,结合起来的是异步式。
【2014西邮A卷】cache三种映射(考察名称、特点、方法)
cache是介于cpu和主存之间的小容量存储器,存取速度比主存块,能高速向CPU提供指令和数据,加快程序的执行速度。是为了解决CPU和主存之间速度不匹配采用的一项重要技术。
全相联、直连、组相连三种方式。
全相连映射方式是一个主存块能拷贝到cache的任意行位置上去。特点是电路难以设计和实现,适合小容量的cache采用;
直接映射方式是一多对一的映射关系。即一个主存块值能拷贝到cache的一个特定行位置上去,特点是硬件简单,成本低,但缺少灵活性。
组相连是一种折中的方法,适当地兼容了两者的优点,又尽量避免两者的缺点。
一条指令的执行过程包括:取指令、指令译码、(计算操作数地址)、取操作数、运算、送结果。
其中取指令和指令译码是每条指令都必须进行的操作。有些指令需要到存储单元取操作数,因此需要在取数之前计算操作数的存储单元地址。
取操作数和送结果这两个步骤,对于不同的指令,其取和送的地方可能不同,有些指令要求在寄存器取/送数,有些是在内存单元取/送数,其取和送的地方可能不同。
有些指令要求在寄存器取/送数,有些是在内存单元取/送数,还有些是对I/O端口取送数。因此,一条指令的执行阶段可能只有CPU参与,有可能要通过总线去访问内存,有可能要通过总线去访问I/O端口。
存储区域保护和访问方式保护(其实这俩下面还有)
cisc:复杂指令系统,risc简单指令系统,
risc特点(1)选取使用频率最高的一些简单指令,指令条数少;
⑵指令长度固定,指令格式种类少;
⑶只有取数/存数指令访问存储器,其余指令的操作都在寄存器之间进行。。
第0号寄存器里的内容恒为0,用来表示常数0,第31号寄存器用来保存返回地址。
零扩展是把32位的高16位置为零;逻辑运算没0,用零扩展
符号扩展是把高16位的每一位置成与立即数最高位相同的值,即保持立即数的正负符号不变。需要带符号的时候咱就用符号位扩展。
lui把16位立即数imm左移16位存取rt中
ori 立即数进行高16位0扩展后和rs 或
andi 立即数 和rs 与
xori 立即数 和 rs异或
add: rs rt进行相加运算的结果给rd
or: rs rt进行或运算的结果给rd
xor:.......异或
add:rs、rt进行与运算 结果给rd寄存器
jal target指令: 先将pc+4保存到我们之前跳到的31号寄存器中,然后在按照上面的方法求出我们的目标地址,让pc跳转到目标地址;
jr rs指令:让rs寄存器的内容写入pc(如果指令rs为31号寄存器,则jr是子程序返回的指令)
lw:l---load 所以他是取整数数据字
sw:s---store 是存整数数据字。
理解了l、s的概念就好,关于具体什么是取整数数据字,我也不详甚解了。
beq、bne这俩的功能都是判断是否相等再转移。
区别在于beq是相等转移,先相等 equal是相等的意思,所以相等转移是beq,不相等转移是bne。
指令控制、操作控制、时间控制、数据加工。
传统由运算器和控制器两部分组成;
现在由运算器、cache、控制器组成。
运算器:由 算数逻辑单元、累加寄存器、数据缓冲寄存器和状态条件寄存器组成。
控制器:由 程序计数器、指令寄存器、指令译码器、时序产生器和控制操作器 组成。
CPU的基本功能就是执行指令,指令的执行过程就是数据在数据通路中流动的过程。数据在流动过程中,要经过一些执行部件进行相应的处理,处理后的数据要送到存储部件保存。所以,简言之,数据通路的功能就是通过对数据进行处理、存储和传输来完成指令的执行。
这块太多了,我都没印象小梁之前提过这, 没讲的地方也要考,真是服了,我感觉不能出分值太高,
纳入“弃子”行列!
为什么要采取仲裁?
为了解决多个主设备同时竞争总线控制权,必须具有总线仲裁部件以某种方式选择其中一个主设备作为总线的下一次主方。
总线仲裁的分类?
按照总线仲裁电路的位置不同,仲裁方式分为集中式仲裁和分布式仲裁两类。
集中式仲裁采用的三张查询方式:**电路故障敏感但结构简单方便**的链式查询方式、能灵活改变优先级但线数量更多的计数器定时查询方式 、显示时间快且灵活的独立请求方式。
分布式仲裁:是以优先级仲裁策略为基础。
-【小梁】 画出行波(串行)进位补码加法减法器的电路图
一个门的脑袋上面没有别的门的是串行,还有别的门那就是并行,用M电信号来控制加减法
【小梁】写出串行/并行进位加法器逻辑表达式。
b站视频解析p7
【小梁】多模块交叉存储器的计算题
题型讲解:p9
【小梁】cache命中率、访问效率问题
视频更正:效率e=cache存储周期÷平均访问时间,期中我用的tc/tm求的e,e这么小才反应过来我公式记错了
题型讲解:p10
IEEE754标准的计算题。
p2
0.1100溢出 11110101不溢出
类似题目视频:
p1原码补码问题
这里我要说字位扩展法的设计必须要会!!! 设计题就俩大类,一类cpu一类字位,它不考字位考什么?
-【2015西邮期末A卷】分析(ori rt rs imm16)I型指令的具体操作过程,以及各个控制信号的有效状态。