Circuits--Sequential Logic--Finite State Machines--Fsm3s

网址:https://hdlbits.01xz.net/wiki/Fsm3s

module top_module(
    input clk,
    input in,
    input reset,
    output out); //

    
    parameter A=0, B=1, C=2, D=3;
    
    reg  

你可能感兴趣的:(HDLbits,fpga,verilog)