一文搞懂Verilog if-else、if-if、case、?:语句优先级和latch生成情况

实验:一文搞懂 FPGA中Verilog if-else、if-if、case、?:语句优先级和latch生成情况
一文搞懂Verilog if-else、if-if、case、?:语句优先级和latch生成情况_第1张图片

你可能感兴趣的:(Verilog,verilog,fpga,硬件)