循环冗余校验码（CRC校验）

CRC在线计算

CRC即循环冗余校验码（Cyclic Redundancy Check）：是数据通信领域中最常用的一种查错校验码，其特征是信息字段和校验字段的长度可以任意选定。循环冗余检查（CRC）是一种数据传输检错功能，对数据进行多项式计算，并将得到的结果附在帧的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性。

CRC算法参数模型解释：

• NAME：参数模型名称。
• WIDTH：宽度，即CRC比特数。
• POLY：生成项的简写，以16进制表示。例如：CRC-32即是0x04C11DB7，忽略了最高位的"1"，即完整的生成项是0x104C11DB7。
• INIT：这是算法开始时寄存器（crc）的初始化预置值，十六进制表示。
• REFIN：待测数据的每个字节是否按位反转，True或False。
• REFOUT：在计算后之后，异或输出之前，整个数据是否按位反转，True或False。
• XOROUT：计算结果与此参数异或后得到最终的CRC值。

算法过程

常见的CRC

算法

虽然CRC可以任意定义二项式、数据长度等，但没有一个统一的标准的话，就会让整个计算变得非常的麻烦。但实际上，不同的厂家经常采用不同的标准算法，这里列出了一些国际常用的模型表：

CRC算法名称	多项式公式	宽度	多项式	初始值	结果异或值	输入反转	输出反转
CRC-4/ITU	$x^4+x+1$	4	03	00	00	True	True
CRC-8	$x^8+x^2+x+1$	8	07	00	00	False	False
CRC-16/XMODEM	$x^{1}6+x^{1}2+x^5+1$	16	1021	0000	0000	False	False
CRC-32/MPEG-2	$x^{32}+x^{26}+x^{23}+x^{22}+x^{16}+x^{12}+x^{11}+x^{10}+x^8+x^7+x^5+x^4+x^2+x+1$	32	04C11DB7	FFFFFFFF	00000000	False	False

VHDL代码实现

I_rst_n

I_data_en
I_data_reg
O_data_CRC

Verilog代码实现

SystemVerilog代码实现