★FPGA项目经验

FPGA-Xilinx ZYNQ PS端实现SD卡文件数据读取－完整代码

FPGA-XilinxZYNQPS端实现SD卡文件数据读取本章节记录XilinxZYNQPS端实现SD卡txt文件的数据读取。
Bellwen·2023-12-26 20:27

FPGA-ZYNQ-7000 SoC在嵌入式系统中的优势

FPGA-ZYNQ-7000SoC在嵌入式系统中的优势本章节主要参考书籍《XilinxZynq-7000嵌入式系统设计与实现基于ARMCortex-A9双核处理器和Vivado的设计方法(何宾，张艳辉编著
Bellwen·2023-12-26 20:56

【工具使用-AP】AP测试16通道数据不稳定现象

一，问题现象使用AP录制FPGA输出的TDM16的数据出现数据不稳定的情况。现象如下所示：二，问题原因WCK和DATA线没有接地。
__xu_·2023-12-26 19:07

vivado 对高阻z和不定态x信号的处理

如果发现反例，欢迎评论一起探讨文章目录声明引言1，高阻z代码综合后的原理图前仿真结果后仿真结果结论2，不定态代码综合后的原理图前仿真结果后仿真结果结论3，cnt的情况说明引言最近在做关于FPGA原型验证
月落乌啼霜满天@3760·2023-12-26 19:54

ila采集时钟波形，引发的关于时序的思考

但是在Debug时，我们可能需要判断FPGA内部的某个时钟信号有没有正常工作。在不增加输出管脚的情况下，还是用
月落乌啼霜满天@3760·2023-12-26 19:54

Java web班级管理系统jsp【班级管理系统】（Java毕业设计）

在这里，我将会结合实际项目经验，分享编程技巧、最佳实践以及解决问题的方法。无论你是初学者还是有一定经验的程序员，我都希望能够为你提供有价值的内容，帮助你更好地理解编程世界。
周周学Java·2023-12-26 17:18

Java web汽车销售管理系统JavaServelet Jsp（Java毕业设计）

在这里，我将会结合实际项目经验，分享编程技巧、最佳实践以及解决问题的方法。无论你是初学者还是有一定经验的程序员，我都希望能够为你提供有价值的内容，帮助你更好地理解编程世界。
周周学Java·2023-12-26 17:17

基于SpringBoot+Vue前后分离的微博数据分析可视化管理平台（Java毕业设计）

在这里，我将会结合实际项目经验，分享编程技巧、最佳实践以及解决问题的方法。无论你是初学者还是有一定经验的程序员，我都希望能够为你提供有价值的内容，帮助你更好地理解编程世界。
周周学Java·2023-12-26 17:47

基于JavaServelet的在线购物系统鞋店购物系统（Java毕业设计）

在这里，我将会结合实际项目经验，分享编程技巧、最佳实践以及解决问题的方法。无论你是初学者还是有一定经验的程序员，我都希望能够为你提供有价值的内容，帮助你更好地理解编程世界。
周周学Java·2023-12-26 17:16

模型实战（18）之C++ - tensorRT部署GAN模型实现人脸超分辨重建

模型实战（18）之C++-tensorRT部署GAN模型实现人脸超分辨重建一个实现人脸超分辨率重建的demo支持StyleGAN:GPENorGFPGAN通过C++-tensorrt快速部署，推理速度每帧在
明月醉窗台·2023-12-26 16:14

性能暴增的Rope Crystal版本：红宝石（12.25）

同时引入了一些实验性参数，还更新了GFPGAN和引入了GPEN模型1！！！
若苗瞬·2023-12-26 14:55

【工具使用-A2B】使用A2B配置16通道车载音频系统

使用FPGA输出双TDM8的信号给到A2BMaster节点，音频数据经过A2B双绞线，传输到A2BSlave节点，然后解析成双TDM8的音频数据，然后给到车载功放。
__xu_·2023-12-26 13:01

phy芯片测试寄存器_如何使用VIO去读取PHY里面对应寄存器测试RGMII接口

测试场景测试拓扑图如下试场景连接图测试方法：使用TestCenter向被测板子上的千兆以太网口打流，在FPGA内部通过自回环从源端
weixin_39732866·2023-12-26 11:38

phy芯片测试寄存器_RGMII接口调试使用VIO读取PHY寄存器值

测试场景测试拓扑图如下试场景连接图测试方法：使用TestCenter向被测板子上的千兆以太网口打流，在FPGA内部通过自回环从源端口返回给TestCenter，通过看TestCenter控制界面上显示结果判断自回环是否正确
电影人王迓难·2023-12-26 11:07

JS必知的6种继承方式

作者：朱玉星介绍：活跃于国内各技术社区，多年来致力于React技术，具有丰富的实战项目经验，喜欢的他的可关注他的公众号【前端小弟】前言JS作为面向对象的弱类型语言，继承也是其非常强大的特性之一。
小小∽·2023-12-26 11:41

veristand c语言编程,在NI VeriStand环境中进行FPGA相关配置

描述本文主要介绍了用户如何在NIVeriStand环境中进行基于FPGA的相关配置。并以使用7851R输出PWM波为例，叙述了在VeriStand2011运行环境中所需要的所有工作。
边缘人静心·2023-12-26 10:05

veristand c语言编程,NI VeriStand应用

NIVerStand有助于您配置针对多核处理器的实时引擎，以执行以下任务：本文引用地址：http://www.eepw.com.cn/article/113690.htm模拟、数字、通信总线，和基于现场可编程门阵列(FPGA
奈灵·2023-12-26 10:05

labview设置处理器内核数_搭配NI LabVIEW进行多核编程

搭配NILabVIEW进行多核编程NILabVIEW图形化编程方法不仅省时，还很适合对多核处理器和其他并行硬件[如：现场可编程门阵列(FPGA)]进行编程。
weixin_39982580·2023-12-26 10:35

veristand c语言编程,什么是NI VeriStand ?

即买即用的NIVerStand有助于您配置针对多核处理器的实时引擎，以执行以下任务：·模拟、数字、通信总线，和基于现场可编程门阵列(FPGA)的I/O接口·可触发，多文件数据记录·实时激励生成·计算通道
张梓萱·2023-12-26 10:35

如何编写VeriStand custom device/custom FPGA Target以及基本原理

在做HIL开发的时候用到了FPGA，对于Labview中可以很方便的使用FPGA，但是在用VeriStand做模型仿真的时候，调用FPGA就没呢么方便了。感觉就是功能还没有完善。
kcx064·2023-12-26 10:32

在 NI VeriStand 中使用 NI FPGA 设备的入门资料

在NIVeriStand中使用NIFPGA设备的入门资料-NI环境软件VeriStandLabVIEWFPGAModule驱动NICompactRIONIRSeriesMultifunctionRIOFlexRIONIVeriStand
面包超人总动员·2023-12-26 10:00

fpga 8段4位数码管verilator模拟

8段4位数码管verilator模拟seg.vmoduleseg(inputwireclk,inputwirerst_n,outputwire[7:0]SEG,outputwire[3:0]SEL);reg[7:0]digit[0:15]='{8'h3f,8'h06,8'h5b,8'h4f,8'h66,8'h6d,8'h7d,8'h07,8'h7f,8'h6f,8'h77,8'h7c,8'h39,
yvee·2023-12-26 09:40

Intel FPGA 技术开放日

概要时间：2023.11.14全天（9:00-16:20）地点：北京望京.凯悦酒店主题内容：分享交流了IntelFPGA产品技术优势和落地实践方案。
tiger119·2023-12-26 09:39

FPGA分频电路设计(2)

实验要求：采用4个开关以二进制形式设定分频系数（0-10），实现对已知信号的分频。类似实验我之前做过一次，但那次的方法实在是太笨了：利用VHDL实现一定系数范围内的信号分频电路需要重做以便将来应对更大的分频系数先画个图分析下:做偶数系数的分频，你只要关注上升沿或下降沿中的其中一种即可，但如果是奇数系数分频，你必须同时关注两种变化。我的代码：libraryieee;useieee.std_logic
非洲蜗牛·2023-12-26 09:09

NI VeriStand中的硬件I / O延迟时间

NIVeriStand中的硬件I/O延迟时间-NI适用于软件VeriStand问题详述在我的VeriStand项目中，我要从DAQ或FPGA硬件中获取数据，在模型中处理输出，然后输出数据。
面包超人总动员·2023-12-26 09:38

【FPGA】分享一些FPGA高速信号处理相关的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2023-12-26 09:38

FPGA-AMBA协议、APB协议、AHB规范、AXI４协议规范概述及它们之间的关系

FPGA-AMBA协议、APB协议、AHB协议、AXI４协议规范概述笔记记录，AMBA协议、APB协议、AHB规范、AXI４协议规范概述，只是概述描述，具体详细的协议地址传输、数据传输等内容将在下一章节详细说明
Bellwen·2023-12-26 09:06

fpga verilog rs232 发送模块实现

RS-232是一种串行通信协议，用于在计算机和其他外部设备之间进行数据传输。RS-232定义了电气特性、信号级别、机械特性和传输速率等规范，为串行通信提供了一种标准化的接口。RS-232通常使用DB9连接器，用于传输和接收数据、控制信号以及地线连接。但除了235脚其它基本都省略了，一个发送一个接收还有个地。rs232是单端传输，还有485，422差分传输，485半双工，422全双工，原理差不多下面
yvee·2023-12-26 09:36

低学历非本专业者如何去写好自己的简历去获得面试机会

自己也面试过很多人，也看过数以千计的面试简历，深知个人简历的重要性，很多应聘者简历因为专业、学历低和项目经验以及技术栈的原因在人事hr那边就被pass掉了，简历没有充分的展示出自己的个人能力和技术水平，
逍遥妙算·2023-12-26 06:18

耦合

理想的过程是没有耦合，直通似的，这就是FPGA固件开发人员的模式。“是啊，电路连线中怎么耦合呢？”。他们会开放出一堆的寄存器供配置，不同的模式下有不同的配置。
ww4u·2023-12-26 05:12

AXI总线核心解读---基于官方文档

AXI总线何处使用AXIZYNQ异构芯片，内部总线使用的AXI总线纯FPGA的IP接口也要用高速接口，DDR（AXI、传统）等模块都有涉及到什么是AXI总线AXI的三种形式:AXI-FULL：高性能的存储器映射需求
Per_HR7·2023-12-25 23:48

【【IIC模块Verilog实现---用IIC协议从FPGA端读取E2PROM】】

IIC模块Verilog实现–用IIC协议从FPGA端读取E2PROM下面是design设计I2C_dri.vmoduleIIC_CONTROL#(parameterSLAVE_ADDR=7'b1010000
ZxsLoves·2023-12-25 17:05

有PMP证书，适合什么工作？

通过对时间管理，成本管理，风险管理，沟通管理，HR管理，质量管理等相关技能及项目经验的把控，来
caiju001·2023-12-25 17:37

【FPGA】Verilog 实践：优先级编码器 | Priority encoder

0x00优先级编码器（Priorityencoder）"能将多个二进制输入压缩成更少数目输出的电路或算法的编码器"优先级编码器是一种编码器，它考虑了两个或更多输入位同时变为1但没有收到输入的情况。当输入进来时，优先级编码器会按照优先级顺序进行处理。通常，它按升序或降序排列输入的优先级，当没有输入时，它会向输出一个1，以区分零输入和零输出。在下面的真值表中，输入值的优先级顺序如下：优先级编码器012
柠檬叶子C·2023-12-25 17:52

一建，PMP，软考，优先考哪个？

不过“经验式管理终将成为过去，专业式管理才是时代趋势”，要想做好一个项目经理，系统的项目管理知识和项目经验缺一不可。
PMP项目管理·2023-12-25 16:01

项目经理到底要不要考取PMP证书呢？

不过“经验式管理终将成为过去，专业式管理才是时代趋势”，要想做好一个项目经理，系统的项目管理知识和项目经验缺一不可。
PMP项目管理·2023-12-25 16:57

喜讯连连捷报传，文章累累创佳绩，平均IF 18分!!!

爱基百客专注于提供领先的表观组学服务，目前已在表观组学、单细胞时空组学和高通量测序等方向积累了大量的项目经验。
爱基百客·2023-12-25 15:34

趋动科技猎户座OrionX AI加速器资源池化软件——产品介绍

目前，云端AI算力主要由三类AI加速器来提供：GPU，FPGA和AIASIC芯片。这些加速器的优点是性能非常高，缺点是价格也非常高。今天由于缺乏高效经济的AI加速器虚拟化解决方案，绝大部分企业因无法构
virtaitech·2023-12-25 15:07

FPGA扫盲文

姓名：吕红霞；学号：20011210203；学院：通信工程学院转自https://mp.weixin.qq.com/s/8_na7HzTAryQE5SRxjfwOA【嵌牛导读】本文介绍了FPGA的发展历程
Sundae_ae0b·2023-12-25 10:58

探寻FPGA技术的广泛应用与未来前景

目录1.FPGA的基础2.FPGA的工作原理3.FPGA的优势3.1灵活性3.2快速开发周期3.3高性能4.FPGA的应用领域4.1通信系统4.2图像处理4.3嵌入式系统4.4科学研究5.FPGA的未来展望
若忘即安·2023-12-25 09:23

【FPGA】分享一些FPGA视频图像处理相关的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2023-12-25 08:33

【INTEL（ALTERA）】 quartus使用Compute Express Link（CXL） 设计示例的 R-Tile IP 的 CSR 相关问题

说明由于英特尔®Quartus®Prime专业版软件23.2及更高版本存在问题，面向ComputeExpressLink*（CXL*）Type2/3设计示例R-Tile英特尔®FPGAIP中的CSR访问数据宽度从
神仙约架·2023-12-25 08:03

【INTEL（ALTERA）】 quartus使用Agilex7 R-Tile Compute Express Link PCI Express 驱动程序程序加载和 CSR 访问失败

说明由于英特尔®Quartus®Prime专业版软件23.3及更早版本存在问题，IntelAgilex®7R-TileComputeExpressLink*（CXL*）1.1/2.0FPGAIP中设备ID
神仙约架·2023-12-25 08:03

【FPGA】分享一些FPGA协同MATLAB开发的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。
神仙约架·2023-12-25 08:00

基于FPGA的图像Robert变换实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览fpga的结果导入到matlab显示：2.算法运行软件版本vivado2019.2matlab2022a3
简简单单做算法·2023-12-25 07:30

报错：Resolved [org.springframework.web.HttpMediaTypeNotAcceptableException: Could not find acceptable

前言这段时间想着之前开发的项目不够完善，并且代码写的不够规范，就想着独立规范的开发一个项目，趁此整合学过的技术和丰富自己的项目经验以及规范代码。
加棉·2023-12-25 06:39

软件测试工程师简历项目经验怎么写?--9999个已成功入职的软件测试工程师真实简历

简历是我们求职的第一步，也是非常重要的一步。青云叔叔看过太多简历，最快3秒就淘汰一份简历，因为其实我们每天要收到很多简历进行筛选，那么面试官其实也是会很快进行对简历进行判断的，如果你对简历写的一塌糊涂，那么你瞬间就会被淘汰，那么一份好的简历应该怎么写呢？一般分为如下几部分内容：1、个人基本信息对于这一部分来说，只要突出自己在个人基本信息的优势。2、个人技能情况技能的话就把你的过程改进思想和技术全部
软件测试凡哥·2023-12-25 03:01

手把手教你移植蜂鸟E203 hbridv2【集创芯来RISC-V杯】

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。CSDN个人博客链接：https://blog.csdn.net/qq_44447544?
雪天鱼·2023-12-25 01:52

vivado 输出延迟

当考虑应用板时，此延迟表示以下各项之间的相位差：1.数据从FPGA的输出封装引脚通过板传播到另一个设备，以及2.相对基准板时钟。
cckkppll·2023-12-24 23:44

vivado I/O延迟约束

因为AMDVivado™集成设计环境（IDE）只能在FPGA的边界内识别时序，必须使用以下方法用于指定存在于这些边界之外的延迟值的命令：•set_input_delay•set_output_delay
cckkppll·2023-12-24 23:14
上一页 18 19 20 21 22 23 24 25 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他