Verilog学习系列

(179)时序收敛---＞(29)时序收敛二九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:32

(180)时序收敛---＞(30)时序收敛三十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:31

(158)时序收敛---＞(08)时序收敛八

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(159)时序收敛---＞(09)时序收敛九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(160)时序收敛---＞(10)时序收敛十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(153)时序收敛---＞(03)时序收敛三

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:01

(121)DAC接口---＞(006)基于FPGA实现DAC8811接口

1目录（a）FPGA简介（b）IC简介（c）Verilog简介（d）基于FPGA实现DAC8811接口（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL
FPGA系统设计指南针·2024-09-16 07:01

FPGA复位专题---（3）上电复位？

1目录（a）FPGA简介（b）Verilog简介（c）复位简介（d）上电复位？
FPGA系统设计指南针·2024-09-16 07:31

(182)时序收敛---＞(32)时序收敛三二

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三二（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:29

Quartus sdc UI界面设置（二）

1.在Quartus软件中，导入verilog设计之后，打开Tools/TimeQuestTimingAnalyzer界面大致分为上下两部分，上半部分左侧显示Report、Tasks，右侧显示欢迎界面；
落雨无风·2024-09-15 10:49

Linux git

参考Linux上传文件至GitHubLinux学习系列（二十）：在Linux系统中使用Git上传代码到GitHub仓库Linux下使用git克隆github项目及文件上传Linux/Ubuntu下使用git
Reicher·2024-09-14 01:36

牛客Verilog语法刷题Day 1

校验器的输入是由原始数据位和校验位组成对于奇偶校验，若合法编码中奇数位发生了错误，也就是编码中的1变成0或0变成1，则编码中1的个数的奇偶性就发生了变化，从而可以发现错误，但不能检测出是哪些位出错。对于一个设置为50MHz的移位寄存器，把16左移到128，需要（）nsA.30B.40C.50D.60本题答案选D,从16到128需要3位，50MHz的时钟为20ns，移动3位则为60ns时间(s)=1
SAChemAdvance·2024-09-13 03:47

连续发送多个数据（uart串口RS232协议/verilog详细代码+仿真）

写在前言以下内容详细源文件，已经上传个人主页资源，需要自取~目录写在前言需求分析UART简介整体架构流程小结需求分析使用串口（rs232协议）间隔1s连续发送16byte的数据。由于每次发送的数据只有8bit，16byte=128bit，所以要发送16帧。UART简介这里实验所使用的参数有：rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信：UART是一种
勇敢牛牛（FPGA学习版）·2024-09-12 22:45

第11周作业---HLS编程环境入门

目录HLS概念HLS是什么HLS与VHDL/Verilog有什么关系?
pss_runner·2024-09-08 09:41

VCS简介

1.2.1关于VCSVCS是VerilogCompiledSimulator的缩写。VCSMX®是一个编译型的代码仿真器。
XtremeDV·2024-09-07 08:14

vcs 入门

vcs即verilogcompilesimulator支持verilog,systemVerilog,openvera,systemC等语言，同时也有代码覆盖率检测等功能。
hemmingway·2024-09-07 07:36

Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现

2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程
2401_84185145·2024-09-05 23:38

Verilog2. C语言3. 数组4. 关键词5. 模块

###5.2.4Verilog数组VSC语言数组####Verilog数组在Verilog语言中，数组通常被称作内存。
行者..................·2024-09-05 10:41

机器学习系列12：反向传播算法

当我们要运用高级算法进行梯度下降时，需要计算两个值，代价函数和代价函数的偏导数：代价函数我们之前已经知道怎么求了，现在只需要求代价函数的偏导数即可。采用如下方法，先进行前向传播算法，然后再进行反向传播算法（BackpropagationAlgorithm），反向传播算法与前向传播算法方向相反，它用来求代价函数的偏导数。具体过程看下图：用δ作为误差，计算方法为：有时我们在运用反向传播算法时会遇到bu
SuperFengCode·2024-09-04 10:40

深度学习系列（1) TensorFlow---Tensorflow学习路线

学习TensorFlow是掌握深度学习和机器学习的关键一步。以下是一个详细的TensorFlow学习路线图，涵盖从基础到高级的知识点和实践，帮助你逐步掌握TensorFlow并应用于实际问题中。1.基础知识1.1了解TensorFlow概念：什么是TensorFlow？它的用途和应用场景。安装：如何在本地机器上安装TensorFlow，使用pip安装基本库。文档和教程：熟悉TensorFlow的官
CoderIsArt·2024-09-04 04:55

Docker学习系列（七）：使用Kubernetes Operators进行应用的自动化运维管理

使用KubernetesOperators进行应用的自动化运维管理KubernetesOperators是扩展Kubernetes功能的强大工具，可以自动化复杂的应用运维任务。本篇文章将详细介绍KubernetesOperators的概念、工作原理，并通过实际案例演示如何创建和使用Operators进行应用的自动化运维管理。一、什么是KubernetesOperators？KubernetesOp
黄宝良·2024-09-03 16:47

(170)时序收敛---＞(20)时序收敛二十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-03 13:50

C# WPF入门学习主线篇（十六）—— Grid布局容器

C#WPF入门学习主线篇（十六）——Grid布局容器欢迎来到C#WPF入门学习系列的第十六篇。
Ice bear433·2024-09-03 01:10

从0开始的OpenGL学习（三十六）-Debugging

Debug从0开始的OpenGL学习系列目录说到编程，写代码，有一个我们永远绕不过去的话题就是Debug。BUG这种东西真是对它恨之入骨啊，不经意间的一个BUG就可以毁掉你的夜晚，甚至毁掉你的周末。
闪电的蓝熊猫·2024-09-02 21:56

初识 Verilog

Verilog综述：类C，并行，自顶向下，硬件描述语言，VHDL，VerilogHDL。VHDL，VerilogHDL，两种不同描述语言。Verilog语言（并行，硬件）类似C语言（串行，软件）。
栀栀栀·2024-09-02 08:27

基于Python的机器学习系列（18）：梯度提升分类（Gradient Boosting Classification）

简介梯度提升（GradientBoosting）是一种集成学习方法，通过逐步添加新的预测器来改进模型。在回归问题中，我们使用梯度来最小化残差。在分类问题中，我们可以利用梯度提升来进行二分类或多分类任务。与回归不同，分类问题需要使用如softmax这样的概率模型来处理类别标签。梯度提升分类的工作原理梯度提升分类的基本步骤与回归类似，但在分类任务中，我们使用概率模型来处理预测结果：初始化模型：选择一个
会飞的Anthony·2024-09-01 12:50

Verilog刷题笔记31

题目：Supposeyouaredesigningacircuittocontrolacellphone’sringerandvibrationmotor.Wheneverthephoneneedstoringfromanincomingcall(),yourcircuitmusteitherturnontheringer()orthemotor(),butnotboth.Ifthephoneis
十六追梦记·2024-09-01 01:43

HFM深入技术学习系列之四--调用API生成日记账

概述本文描述使用HFM提供的SDK自动生成日记账介绍分为三个步骤1获得进入HFM的session2获得JournalOM3使用JournalOM保存日记账用到的包fmcommon.jarfm-web-objectmodel.jarhssutil.jar代码示例获取JournalOMISecurityManagertpMNG=HSSUtilManager.getSecurityManager();S
Flora_Fang·2024-08-31 18:00

HFM深入技术学习系列之五--FDMEE钻取EBS

概述本文描述如何设置FDMEE钻取回EBS的方法。注意：FDMEE是通过OpenInterface抽取EBS数据的，不是直接与EBS连接设置过程1进入FDMEE2设置->源适配器->钻取URL3添加钻取URL，录入名称，请求方法等4设置->导入格式5选择要设置的导入格式，详细信息栏目中的钻取URL选项中选择设置好的钻取URL钻取EBS的URLURL格式http://myserver.com:801
Flora_Fang·2024-08-31 18:00

HFM深入技术学习系列之二--规则

学习的路线学习如何写规则，从技术的角度看，从以下几点入手：0HFM合并报表的基本业务功能1规则的入口，即HFM是从哪里调用我们写的规则。2规则的基本语法，规则是用VBSCRIPT写的，这里所说的基本语法不是指的VBSCRIPT的语法，其实更多地是说规则里HS这个OBJECT和相关函数如何使用。3规则的深入应用HFM合并报表的基本业务功能HFM是一个专业性很强的软件，技术人员如果对其涉及到的财务-合
Flora_Fang·2024-08-31 18:30

基于Python的机器学习系列（17）：梯度提升回归（Gradient Boosting Regression）

简介梯度提升（GradientBoosting）是一种强大的集成学习方法，类似于AdaBoost，但与其不同的是，梯度提升通过在每一步添加新的预测器来减少前一步预测器的残差。这种方法通过逐步改进模型，能够有效提高预测准确性。梯度提升回归的工作原理在梯度提升回归中，我们逐步添加预测器来修正模型的残差。以下是梯度提升的基本步骤：初始化模型：选择一个初始预测器h0(x)，计算该预测器的预测值。计算残差：
会飞的Anthony·2024-08-31 09:02

基于Python的机器学习系列（16）：扩展 - AdaBoost

简介在本篇中，我们将扩展之前的AdaBoost算法实现，深入探索其细节并进行一些修改。我们将重点修复代码中的潜在问题，并对AdaBoost的实现进行一些调整，以提高其准确性和可用性。1.修复Alpha计算中的问题在AdaBoost中，如果分类器的错误率e为0，则计算出的权重α将是未定义的。为了解决这个问题，我们可以在计算过程中向分母中添加一个非常小的值，以避免除零错误。2.调整学习率sklearn
会飞的Anthony·2024-08-31 09:00

深度学习系列70：模型部署torchserve

1.流程说明ts文件夹下，从launcher.py进入，执行jar文件。入口为model_server.py的start()函数。内容包含：读取args，创建pid文件找到java，启动model-server.jar程序，同时读取log-config文件，TEMP文件夹地址，TS_CONFIG_FILE文件根据cpu核数、gpu个数，启动多进程。每个进程有一个socket_name和socket
IE06·2024-08-31 00:25

Quartus网盘资源下载与安装 附图文安装教程

Quartus支持多种编程语言，包括VHDL、Verilog等，并具有丰富的功能和工具库，可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
学习天使Alice·2024-08-29 10:20

Verilog刷题笔记59

题目:Exams/m2014q6c解题：moduletop_module(input[6:1]y,inputw,outputY2,outputY4);assignY2=y[1]&w==0;assignY4=(y[2]&w==1)|(y[3]&w==1)|(y[5]&w==1)|(y[6]&w==1);endmodule结果正确:注意点:起初，我的代码有错误,代码如下：moduletop_modul
十六追梦记·2024-08-29 04:38

Verilog刷题笔记62

题目:Exams/review2015fancytimerThisisthefifthcomponentinaseriesoffiveexercisesthatbuildsacomplexcounteroutofseveralsmallercircuits.Youmaywishtodothefourpreviousexercisesfirst(counter,sequencerecognizerF
十六追梦记·2024-08-29 04:38

Verilog刷题笔记60

题目：Exams/2013q2bfsmConsiderafinitestatemachinethatisusedtocontrolsometypeofmotor.TheFSMhasinputsxandy,whichcomefromthemotor,andproducesoutputsfandg,whichcontrolthemotor.Thereisalsoaclockinputcalledclk
十六追梦记·2024-08-29 04:35

verilog中简单的one-hot 状态机转换

简单的one-hot状态机转换one-hot编码verilog中写法one-hot编码0001001001001000如上例每次只有1个bit位置high其余low的状态叫one-hot，相反只有1个bitlow
Lambor_Ma·2024-08-27 22:14

verilog中 blocking assignment 和non-blocking assignment的区别（阻塞赋值和非阻塞赋值的区别）

阻塞赋值与非阻塞赋值：1.阻塞赋值“=”（组合逻辑电路），非阻塞赋值“<=”（时序逻辑电路）；2.Verilog模块编程的8个原则：(1)时序电路建模时，用非阻塞赋值。
Lambor_Ma·2024-08-27 22:14

verilog中 case写法避免写default的巧妙写法

always@(*)beginout='1;//'1isaspecialliteralsyntaxforanumberwithallbitssetto1.//'0,'x,and'zarealsovalid.//Iprefertoassignadefaultvalueto'out'insteadofusinga//defaultcase.case(sel)4'h0:out=a;4'h1:out=b;
Lambor_Ma·2024-08-27 22:14

SOC学习历程概述

2、熟练掌握verilog语言。3、对于计算机组成原理，体系结构有一
weixin_30376509·2024-08-27 18:52

Verilog HDL运算符及其优先级

运算符功能优先级别!、~反逻辑、位反相高*、/、%乘、除、取模∨+、-加、减∨>左移、右移∨、>=小于、小于等于、大于、大于等于∨==、!=、===、!==等、不等、全等、非全等∨&按位与∨^、^~按位逻辑异或和同或∨|按位逻辑或∨&&逻辑与∨||逻辑或∨?:条件运算符，唯一的三目运算符，等同于if-else低
蒋楼丶·2024-08-26 23:53

MySQL 系统学习系列 - SQL 语句 DQL 语句的使用（2）《MySQL系列篇-04》

SQL语句DQL聚合函数1.聚合聚合查询：指的是一个函数[聚合函数对一组执行计算并返回单一的值]聚合的目的：为了快速得到统计数据聚合函数说明count(*)表示计总行数，括号中写*与列名，结果相同max(列)表示求此列最大值min(列)表示求此列最小值sum(列)求此列的和avg(列)求此列的平均值group_concat(列)按组进行来接数据▲【分组查询】#count函数-通常配合组合一起使用#
小孔_H·2024-08-25 17:31

MySQL 系统学习系列 - SQL 语句 DQL 语句的使用（1）《MySQL系列篇-03》

SQL语句DQL数据库表常见查询语句1.全部查询#查询全部[SELECT*FROM表名]SELECT*FROMstu;#查询stu表中的所有列#再SELECT语句后加上distinct语句，表示去重查询SELECTdistinct`name`FROMstu;#查询stu表中的所有name列（去重）2.条件查询#条件查询[SELECT*FROM表名FROMWHERE条件]#比较运算符SELECT*F
小孔_H·2024-08-25 17:01

MySQL 系统学习系列 - SQL 语句 DML 语句的使用《MySQL系列篇-02》

SQL语句DML数据库DML操作0.MySQL中大小写问题[tip]：1.数据库名与表名是严格区分大小写的(window不区分)2.表的别名是严格区分大小写的（如stuass）(window不区分)3.列名忽略大小写4.变量名也是严格区分大小写1.插入数据其中分别可以使用全列插入、缺省插入与批量插入三种方式#全列插入：INSERTINTO表名VALUES(v1,v2,v3,...)INSERTIN
小孔_H·2024-08-25 16:28

verilog 随机数的用法

1、$random%b表示（-b+1):(b-1)中的随机数2、{$random}%b表示0:(b-1)中的随机数3、产生一个在min,max之间随机数rand=min+{$random}%(max-min+1);
白开水不甜·2024-08-25 03:38

FPGA工程师成长路线（持续更新ing，欢迎补充）

一、开发能力1、FPGA基础知识（1）数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险verilog语法（2）FPGA片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元（IOB）丰富的布线资源底层内嵌功能单元
白开水不甜·2024-08-25 03:05

vivado SLEW

•快速SyntaxVerilogSyntaxTosetthisattributewhen
cckkppll·2024-08-24 03:38

学习笔记3

总结1.Verilog对字符型的定义image.png总结2.Verilog对含有x和z的信号进行计算比较image.png总结3.Verdi后台新进程打开verdiMy_wave.fsdb>&log&
倚梦为马_bb81·2024-08-23 15:07

Verilog | 有限状态机Case

今天尝试将几个有限状态机，转换为Verilog代码，有限状态机（Finite-StateMachine，FSM），简称状态机，是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。
赵同学的代码时间·2024-08-23 08:07
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他