E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
【SDRAM】
Altera DDR2 IP核学习总结1-----------SRAM，DRAM
SRAM，DRAM，
SDRAM
和DDR2这些芯片详解网上铺天盖地的各种资料都有，这里只是根据个人习惯做一下总结，方便记忆。
dixingzh2014
·
2020-08-15 22:30
SDRAM
存储接口
DRAM是一种易失性存储器，分
SDRAM
和RDRAM两种，因为RDRAM的应用远小于
SDRAM
，因此下面只介绍
SDRAM
。
迎客松88
·
2020-08-15 22:40
硬件通讯总线
SDRAM
读取过程分析
在《深入了解内存（四）》一文中，我们对于
SDRAM
的读取过程中的基本概念做了比较详细的了解。在这个系列的文章中，我们继续对于
SDRAM
的读取过程进行更加详细的讨论。
ciyy244642
·
2020-08-15 22:43
FPGA学习之路---
SDRAM
讲解
FROM：https://blog.csdn.net/lusics/article/details/53646233如果对
SDRAM
原理以及时序不是很了解的朋友，推荐看一下如下这篇文章：
SDRAM
-高手进阶
茫茫大士
·
2020-08-15 22:31
DDR
JESD79-5 DDR5 设计标准
7月16日，JEDEC固态技术协会发布其下一个主流存储器标准DDR5
SDRAM
的最终规范，这将标志着计算机存储器开发的一个重要里程碑。
电子飓风eStorm
·
2020-08-15 22:54
电路设计
SDRAM
读写操作仿真与分析
1.行有效时序图初始化完成后，要想对一个L-Bank中的阵列进行寻址，首先就要确定行（Row），使之处于活动状态（Active），然后再确定列。虽然之前要进行片选和L-Bank的定址，但它们与行有效可以同时进行。从图中可以看出，在CS#、L-Bank定址的同时，RAS（RowAddressStrobe，行地址选通脉冲）也处于有效状态。此时An地址线则发送具体的行地址。如图中是A0-A11，共有12
baitui8267
·
2020-08-15 22:07
SDRAM
- 一个简单的存储控制器
我们的
SDRAM
控制器具有以下特点：易于使用：使
SDRAM
看起来像一个静态存储器（或尽可能地接近）。快速：如果您提供连续地址，则在突发模式下使用
SDRAM
。
李家之宝树
·
2020-08-15 22:35
由
SDRAM
是一道坎想到的
也许是因为TA，也可能是自己没勇气面对
SDRAM
这道坎，趁着现在还清醒，站起来，别让我看不起你今天出去接人，看似简单的事，但暴露出自己的很多问题1.感觉和物流部经理沟通不够自然，上次那件事之后，感觉很尴尬
Vvb1100
·
2020-08-15 22:14
SDRAM
终于有结果了
快3个星期了这3个星期总总原因一直没有怎么搞FPGA写也是走神感觉
SDRAM
毫无头绪因为听说要时序约束什么的但我不懂看了一些资料也没头绪所以就更加不想去碰他了今晚3个小时+持续走神居然结果出来了虽然只有
Vvb1100
·
2020-08-15 22:13
教程 |
SDRAM
读写时序介绍（配时序图）
教程|
SDRAM
读写时序介绍（配时序图）本文为明德扬原创文章，转载请注明出处！
MDYFPGA
·
2020-08-15 21:01
FPGA
SDRAM
时序分析-基于signalTapII
SDRAM
时序分析-基于signalTapII背景：利用FPGA驱动
SDRAM
，本篇是时序仿真部分，理论理解详见上传文件；修改部分：1、刷新周期：改为64ms/(2^13)=7.8125us2、读命令的启动条件
北顾
·
2020-08-15 21:13
SDRAM
基础知识
SDRAM
介绍
SDRAM
（SynchronousDynamicRandomAccessMemory），同步动态随机存储器。
IT小男孩
·
2020-08-15 21:15
FPGA
比脑力更强大的DDR
SDRAM
控制器
SDRAM
从发展至今历经了五代，分别是：第一代SDR
SDRAM
，第二代DDR
SDRAM
，第三代DDR2
SDRAM
，第四代DDR3
SDRAM
，第五代DDR4
SDRAM
,
SDRAM
有一个同步接口，在响应控制输入前会等待一个时钟信号
EVERSPIN
·
2020-08-15 21:04
SDRAM
工作原理及S3C2410
SDRAM
控制器配置方法（2）
SDRAM
工作原理及S3C2410
SDRAM
控制器配置方法（2）转载自：http://www.embedu.org/Column/Column169.htm作者：刘洪涛，华清远见嵌入式学院讲师。
DM_man
·
2020-08-15 21:28
ARM
u-boot-2011.09在ST2410上的移植－在RAM中运行
Window7Vmwareworkstation7.1CentOS6.0交叉编译环境：Arm-linux-gcc-4.3.2withEABI硬件环境：ST2410X开发板（CPU：S3C2410X，64M
SDRAM
BoArmy
·
2020-08-15 21:06
bootloader移植
【转载】
SDRAM
控制器软核的Verilog设计：对理解
SDRAM
操作很有帮助
在各种随机存储器件中，
SDRAM
的价格低、体积小、速度快、容量大，是比较理想的器件。但是，与SRAM相比较，
SDRAM
的控制逻辑复杂，使用很不方便。
平平谈谈才是真
·
2020-08-15 21:46
FPGA/SOPC
工作
存储
语言
工具
产品
基于FPGA的
SDRAM
控制器设计（3）
基于FPGA的
SDRAM
读写模块设计
SDRAM
工作状态转移图
SDRAM
写时序图
SDRAM
的读时序图
SDRAM
写模块状态机
SDRAM
的读写操作代码
SDRAM
读写测试模块
SDRAM
仿真测试参考文献总结
SDRAM
朽月
·
2020-08-15 21:43
FPGA
基于FPGA的
SDRAM
控制器设计（1）
基于FPGA的
SDRAM
初始化配置
SDRAM
简述
SDRAM
的引脚及作用
SDRAM
初始化时序控制
SDRAM
上电时序代码
SDRAM
测试模块的代码仿真测试结果参考文献总结
SDRAM
简述
SDRAM
（SynchronousDynamicRandomAccessMemory
朽月
·
2020-08-15 21:43
FPGA
细说
SDRAM
控制器
SDRAM
的基本概念
SDRAM
凭借其极高的性价比，广泛应用于高速数据存储、实时图像处理等设计当中，但是相对于SRAM、FIFO等其他存储器件，
SDRAM
的控制相对复杂。
meper
·
2020-08-15 21:25
FPGA
SDRAM
控制器设计
项目名称
SDRAM
控制器设计具体要求给
sdram
存入100个数据并读出设计说明模块设计端口设计及端口说明并包含参数文件module
sdram
_ctrl(clk,rst_n,wr,rd,caddr,raddr
xxgyh
·
2020-08-15 21:15
项目进阶
SDRAM
封装成N个独立的FIFO
经常做多通道的数据通讯，需要用到
sdram
作为缓存。每次用
SDRAM
控制器，感觉调试很麻烦。没有使用FIFO方便。今天结合SOPC，自己写了基于avalon总线的master部件。
weixin_33727510
·
2020-08-15 21:21
学习FPGA有必要写
SDRAM
控制器吗？
在学习FPGA的过程中，注意是在学习过程中，联系FPGA的使用技巧，强烈建议尝试设计一个
SDRAM
控制器，不要使用IP核。学习
SDRAM
控制器设计，能让你掌握很多知识。更好的使用状态机去精准控制时序。
weixin_30530339
·
2020-08-15 21:15
FPGA实战操作(1) --
SDRAM
（操作说明）
SDRAM
是做嵌入式系统中，常用是的缓存数据的器件。
weixin_30466421
·
2020-08-15 21:15
SDRAM
控制器设计
SDRAM
简介最近在用FPGA做关于摄像方面的应用，由于其中要用到大容量存储器
SDRAM
，所以就关于这方面恶补了一下。
sam-X
·
2020-08-15 21:56
FPGA
电子
基于Qsys的
SDRAM
控制器
1.IntelFPGA中
SDRAM
控制器IP示意图相比LED/数码管等简单外设，
SDRAM
芯片配置显得复杂许多，当然可以自行编写状态机实现初始化和读写控制，但是为了加快开发速度，可以借助Intel提供的基于
Ambitio-Roc.
·
2020-08-15 21:37
ASIC/FPGA设计基础
SDRAM
之刷新（原理分析、波形设计、代码编写、仿真测试）
文章目录功能思路分析如何实现
SDRAM
读写功能
SDRAM
自刷新描述自动刷新波形时间参数设计看表命令设计看表时钟分析设计：波形设计代码设计状态机设计计数器设计数据存储设计main代码刷新模块代码仲裁模块代码顶层模块代码代码编译
qq_41776667
·
2020-08-15 21:00
SDRAM控制器项目
如何阅读数据手册
存储器
SDRAM
之初始化（波形设计、代码设计、仿真调试）
文章目录
SDRAM
背景
SDRAM
简介
SDRAM
容量SRAM
SDRAM
区别
SDRAM
应用背景
SDRAM
核心技术设计思路（实现功能）功能思路分析如何实现
SDRAM
读写功能
SDRAM
管脚描述初始化描述初始化波形时间参数设计看表命令设计看表时钟分析设计
qq_41776667
·
2020-08-15 21:00
SDRAM控制器项目
FPGA
SDRAM
接口设计（一） 初窥门径
目录
SDRAM
基本介绍及实验平台：
SDRAM
简介：
SDRAM
历史：实验的
SDRAM
介绍：
SDRAM
基本介绍及实验平台：
SDRAM
简介：同步动态随机存取内存（synchronousdynamicrandom-accessmemory
phflovelt
·
2020-08-15 21:46
FPGA学习
#
1
SDRAM接口设计
SDRAM
控制器
SDRAM
控制器设计这里主要讲解美光的产品（手册大家可以自行下载）实现对
SDRAM
控制，频率为50Mhz或者100Mhz
sdram
的基本概念维基百科给的定义同步动态随机存取內存（synchronousdynamicrandom-accessmemory
anranruomeng
·
2020-08-15 21:14
FPGA
编程
基于FPGA的
SDRAM
设计——
SDRAM
的初始化
基于FPGA的
SDRAM
设计——
SDRAM
的初始化先引一个图说明一下
SDRAM
的初始化过程吧，这样来的直观一些：这便是
SDRAM
在开机时的初始化过程，上电后要有200us的输入稳定期，在这个时间内不可以对
makebuaa
·
2020-08-15 21:29
FPGA
SDRAM
控制器设计（9）用读写FIFO优化及仿真验证
在视频图像的处理系统中，经常使用
SDRAM
作为视频图像数据的缓存。而视频图像数据流一般都是顺序产生的，同时在输出时，也只需要顺序输出即可。
Coin_Anthony
·
2020-08-15 21:28
sdram
FPGA中用verilog直接读写操作
SDRAM
1简介
SDRAM
型号为MT48LC32M16A2。
Bryan_NJ
·
2020-08-15 21:19
FPGA
基于AMBA-AHB总线的
SDRAM
控制器设计方案
为了在嵌入式系统设计中实现对
SDRAM
存储器的访问，本文提出了一种基于AMBA-AHB总线规范的
SDRAM
控制器设计方案。
hushup
·
2020-08-15 20:10
嵌入式
基于fpga的256m的
SDRAM
控制器
2018/7/26受教于邓堪文老师，开始真真学习控制
sdram
由于自己买的
sdram
模块是256的，原来老师的是128，所以边学边改，不知道最后好不好使，但是我有信心一.
sdram
的初始化
sdram
介绍啥的就不用了
dayinzhao2777
·
2020-08-15 20:26
FPGA——
sdram
控制器2
硬件设计向
sdram
中写入1024个数据，从
SDRAM
的起始地址开始写，写完后读出
sdram
总容量：8MX16X4bank8M指1个L-bank存储单元的数目:8X1024X102416指
sdram
的数据位宽
cherry1307
·
2020-08-15 20:54
FPGA
基于FPGA的DDR内存条的控制研究与设计
1内存条的工作原理DDR内存条是由多颗粒的DDRSDKAM芯片互连组成，DDR
SDRAM
是双数据率同步动态随机存储器的缩写。
TM1695648164
·
2020-08-15 20:40
FPGA/CPLD可编程逻辑
利用FPGA实现简单的
sdram
的读写操作
好了，负面情绪就不带给大家了，博主还是来讲
sdram
吧。
SLAM_masterFei
·
2020-08-15 20:08
FPGA
基于FPGA的IP核RAM的设计和调用
介绍IP核：IP（知识产权）核将一些在数字电路中常用但比较复杂的功能块，如FIR滤波器，
SDRAM
控制器，PCI接口等做成一个“黑盒”或者可修改参数的模块，供设计者使用。IP核包括硬IP与软IP。
李锐博恩
·
2020-08-15 20:07
Verilog/FPGA
实用总结区
【至简设计案例系列】基于FPGA的
SDRAM
控制器设计（三）读写
作者：小周
SDRAM
控制器设计的主要功能是能对
SDRAM
进行读写操作，本工程实现了
SDRAM
的初始化、自动刷新、读、写等功能。
MDYFPGA
·
2020-08-15 20:34
FPGA
【原创】基于FPGA的
SDRAM
控制器设计—自动刷新设计
作者：小周
SDRAM
控制器设计的主要功能是能对
SDRAM
进行读写操作，本工程实现了
SDRAM
的初始化和自动刷新两个功能。
MDYFPGA
·
2020-08-15 20:03
FPGA
SDRAM
控制器操作时序
SDRAM
工作原理内部的状态跳转图我们所需关注的几个地方：1）粗黑线表示在该状态下会自动跳转到另一个状态，细黑线表示需要给命令才会跳转。
IT小男孩
·
2020-08-15 20:30
FPGA
基于FPGA的
SDRAM
控制器设计（2）
基于FPGA的
SDRAM
的自刷新操作
SDRAM
自刷新简述
SDRAM
自刷新时序图
SDRAM
自刷新代码仿真模块的代码仿真结果测试参考文献总结
SDRAM
自刷新简述
SDRAM
作为一个RAM并没有断电保存的功能，
朽月
·
2020-08-15 20:52
FPGA
fpga
verilog
基于FPGA的
SDRAM
控制器设计（4）
基于FPGA完整
SDRAM
控制器
SDRAM
控制器接口简述自动读写模块的框图
SDRAM
控制器完整代码
SDRAM
控制器的测试代码仿真结果总结
SDRAM
控制器接口简述完整的
SDRAM
控制器的模块框图如下：前面的三篇文章
朽月
·
2020-08-15 20:52
FPGA
verilog
fpga
接口
控制器
FPGA之
SDRAM
控制器设计（二）
FPGA之
SDRAM
控制器设计（二）：刷新这次要来解决上次留下来的刷新问题，在100us后首先要经过两次刷新才进行模式寄存器设置。
MTIS
·
2020-08-15 20:41
FPGA
fpga
sdram
控制器
芯片
verilog
FPGA之
SDRAM
控制器设计（三）
FPGA之
SDRAM
控制器设计（三）：写由于已经涉及了上电刷新，写三个大的状态转移，先把状态转移图给出。主控状态转移图是基于手册上描述来的。在代码注释中会给出每个状态的意义解释。
MTIS
·
2020-08-15 20:41
FPGA
fpga
verilog
sdram
控制器
状态机
FPGA之
SDRAM
控制器设计（一）
MT48LC128M4A2–32Megx4x4banks是512MSRAM，总体概述如下图分别从上电初始化，刷新，写，读四个部分进行设计，此外还包含主控状态机，一个顶层。1：上电初始化整体架构：从控制器到要控制的芯片可以分成20位的bus总线，时钟线sdr_clk，数据总线DQ以及DQM。上电时候主要是对bus总线的高4位也就是sdr_cmd进行配置。也就是要做的第一步，比较简单就是对sdr_cm
MTIS
·
2020-08-15 20:40
FPGA
sdram
fpga
verilog
控制器
芯片
基于FPGA的
SDRAM
控制器设计（二）----------
SDRAM
的刷新
SDRAM
是基于电容存储的，因此需要不断刷新来保证数据不会丢失。此文总结
SDRAM
的刷新模块。数据手册分析（及时序分析）这是刷新模块的时序图。
ty_xiumud
·
2020-08-15 20:40
FPGA逻辑篇
基于FPGA的
SDRAM
控制器设计（一）----------
SDRAM
初始化
本文设计思路与讲解于参考邓堪文老师的视频，感谢…（不太适合一点基础都没有的小白）
SDRAM
简介
SDRAM
（synchronousDynamicRandom），同步动态随机存储器，同步指内存工作需要同步时钟
ty_xiumud
·
2020-08-15 20:09
FPGA逻辑篇
FPGA——
sdram
控制器1
简介
SDRAM
:SynchronousDynamicRandomAccessMemory同步动态随机存储器优点：空间存储量大读写速度快价格相对便宜缺点：控制逻辑复杂
sdram
引脚端口信号名端口说明sdr_clk
sdram
cherry1307
·
2020-08-15 20:00
FPGA
FPGA之
SDRAM
控制器设计（四）
FPGA之
SDRAM
控制器设计（四）：读模块设计：下面是带有自动预充电的读时序图。
MTIS
·
2020-08-15 20:23
FPGA
fpga
verilog
控制器
sdram
上一页
9
10
11
12
13
14
15
16
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他