初探verilog

编程AI深度实战：使用 tree sitter 构建更好的代码库地图

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-04 14:09

编程AI深度实战：让verilog不再是 AI 的小众语言

系列文章：编程AI深度实战：私有模型deepseekr1，必会ollama-CSDN博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客
relis·2025-02-04 14:08

编程AI深度实战：给vim装上AI

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-04 13:33

初探FastAPI：从Flask到FastAPI的入门指南

FastAPI和Flask是两个非常流行的PythonWeb框架，它们都提供了强大的功能和易用性，但在某些方面有所不同。本文将介绍FastAPI的基本概念和用法，并通过比较Flask和FastAPI的相似之处来帮助你更好地理解FastAPI。什么是FastAPI？FastAPI是一个现代化的PythonWeb框架，它旨在提供高性能、易用性和可靠性。它基于Python3.7+的类型提示和异步编程特性
WqxEditor·2025-02-04 08:50

Go+gRPC-Gateway(V2) 微服务实战，小程序登录鉴权服务(四)：客户端强类型约束，自动生成 API TS 类型定义...

系列云原生API网关，gRPC-GatewayV2初探Go+gRPC-Gateway(V2)构建微服务实战系列，小程序登录鉴权服务：第一篇Go+gRPC-Gateway(V2)构建微服务实战系列，小程序登录鉴权服务
为为少·2025-02-04 03:14

【gRPC-gateway】初探grpc网关，插件安装，默认实现，go案例

grpc-gatewayhttps://github.com/grpc-ecosystem/grpc-gateway作用通过反向代理的方式，将grpcserver接口转为http+jsonapi使用场景向后兼容支持grpc不支持的语言或客户端单纯用grpc实现的服务端代码，只能用grpc客户端调用，（比如用gRPC官方提供的Go、Python、Java等SDK进行调用）现实开发中，不是所有客户端都
{⌐■_■}·2025-02-04 03:42

SystemVerilog变量的符号

过年这几天，偷懒了，没有认真创作，但是素材收集了一些，今天专门聊聊变量的符号，我们只从书中的一个点来切入。引用《漫游》原文：从仿真器得到的结果是：如果按照有符号和无符号的类型划分，那么可以将常见的变量类型划分为：·有符号类型：byte、shortint、int、longint、integer。·无符号类型：bit、logic、reg、net-type（如wire、tri）。上文的“signed_v
pilxpi·2025-02-03 23:05

nios ii FIFO读取FPGA数据交互实验1

最终的硬件verilog代码如下（部分代码需要在生成Qsys文件之后才能编译通过）：modulework(CLOCK_50,KEY,SW,LEDR);inputCLOCK_50
尼德兰的喵·2025-02-03 22:05

初探Linux CPU动态调频与实测

关于本文主要涉及LinuxCPUFreq子系统是什么，为什么需要，怎么用。并解决在实际测试中遇到的三个问题：scaling_governor没有userspace的问题。/proc/cpuinfo与cpuinfo_cur_freq显示频率不同。无法针对单个核心调频并使一个CPU下的不同的核心运行在不同的频率下。参考资料Linux2.6内核中的最新电源管理技术综述_CPUFreqLinux动态频率调
He11o_Liu·2025-02-03 04:32

第14篇：2线-4线译码器

用Verilog过程结构always表示部分代码：使用DE2-115开发
Terasic友晶科技·2025-02-03 02:50

【教程4＞第5章＞第22节】基于FPGA的Gardner环实现——时偏误差检测模块

入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB/Simulink联合开发入门与进阶X例》目录1.软件版本2.时偏误差检测模块的FPGA实现2.1原理回顾2.2verilog
fpga和matlab·2025-02-03 00:26

ESP32-C3 学习测试 蓝牙 篇（二、蓝牙调试APP、开发板手机连接初体验）_esp32蓝牙app 添加应用

目录前言1、蓝牙手机调试工具2、ESP-IDF中示例的选择3、ESP32-C3BLE与手机连接初探结语前言距离上一次玩ESP32-C3的板子也有一段时间了，其实都是因为时间安排不过来，最近挤出了一点时间
2501_90252715·2025-02-02 19:00

B/S系统开发初探

看完牛腩老师的[新闻发布系统]，也算是初探B/S模式开发门目了。
我是一道光_·2025-02-02 01:21

[系统安全] 六十一.恶意软件分析 (12)LLM赋能Lark工具提取XLM代码的抽象语法树（初探）

您可能之前看到过我写的类似文章，为什么还要重复撰写呢？只是想更好地帮助初学者了解病毒逆向分析和系统安全，更加成体系且不破坏之前的系列。因此，我重新开设了这个专栏，准备系统整理和深入学习系统安全、逆向分析和恶意代码检测，“系统安全”系列文章会更加聚焦，更加系统，更加深入，也是作者的慢慢成长史。换专业确实挺难的，逆向分析也是块硬骨头，但我也试试，看看自己未来四年究竟能将它学到什么程度，漫漫长征路，偏向
Eastmount·2025-02-02 01:20

[车联网安全自学篇] Car Hacking之CAN总线初探

也许每个人出生的时候都以为这世界都是为他一个人而存在的，当他发现自己错的时候，他便开始长大少走了弯路，也就错过了风景，无论如何，感谢经历0x01前言在汽车制造商不断完善和推进车辆系统的同时，对底层网络的需求进一步增加。为了打造智能汽车，越来越多的零部件在一辆汽车中相互连接。这导致基于标准化技术构建的专用且通常是专有的汽车协议。这些协议中的大多数都基于总线协议：这种总线网络中的所有网络节点都使用单个
橙留香Park·2025-02-01 18:59

监控易：智慧高校一体化综合运维解决方案

新冠疫情发生以来，线上线下教育模式的初探，促使学校、家长和社会对于教育信息化认识产生巨大的转变。伴随着云计算和物联网的发展，教育已经开启了一个全新的时代。
MXsoft618·2025-02-01 13:15

verilog中+：和-：用法

verilog中的+：和-:用法在Verilog中，+:和-:是用于部分选择的操作符，它们通常用来选择一个向量中的一部分，或者进行位的切片操作。+:用于从指定起始位向右选取一定数量的位。
snow每天都要好好学习·2025-02-01 06:21

Verilog系统函数实现单精度float、双精度doble浮点类型和整型之间互相转换

标准verilog支持双精度double类型和十六进制64位数据相互转换，使用$realtobits和$bitstoreal系统函数使用示例：//test_tb.v`timescale1ns/1psmoduletest_tb
whik1194·2025-01-30 12:53

I2C协议与FPGA开发教程_VHDL/Verilog实现

内容涵盖了I2C基础知识、通信模式、总线仲裁机制，以及用VHDL和Verilog语言实现I2C控制器的方法。
侯昂·2025-01-30 12:50

verilog Matlab GPS C/A码发生器.

本文所涉文献资料均为开源免费,参考文献、声明链接等均写在文末。1.C/A码简要介绍GPS卫星信号包括载波信号、测距码和数据码．其中的测码粗码即C／A码(CoarseAcquisitionCode)除了作为粗测码外，还由于其具有码长短，易于捕获的特点而作为GPS卫星信号的捕获码，因此C／A码是GPS信号捕获以及接收机实现的基础。[1]GPS系统中使用了两种伪随机码，一种是时钟速率为10．23MHz用
today_typ·2025-01-30 08:21

Quartus Prime 仿真相关报错解决方法

第一步打开仿真设置第二步检查如图所示路径是否正确即对应.VMF文件保存的路径复制粘贴可见上方文本如下quartus_eda--gen_testbench--tool=modelsim_oem--format=verilog
门外的兔子·2025-01-29 17:25

终于明白什么是威胁情报

威胁情报初探什么是威胁情报，其实安全圈一直在使用着它们，漏洞库、指纹库、IP信誉库，它们都是威胁情报的一部分。情报就是线索，威胁情报就是为了还原已发生的攻击和预测未发生的攻击所需要的一切线索。
国安护卫·2025-01-29 03:45

数码管扫描显示verilog_如何开始Xilinx FPGA开发之旅 第二课 EGO1数码管与键盘

庚子年，我们的EGO1在疫情当中作为口袋实验平台成为了众多高校的复课利器。其中的成功案例更是得到了新华社网媒与CCTV教育频道的报道。借此东风，为了让更多的老师与学生熟悉了解Xilinx，更好的入门学习FPGA知识，我们的师资培训直播已开设EGO1专题直播，欢迎新老朋友跟踪关注。第二课----EGO1数码管与键盘本周的直播我们将介绍EGO1的外设使用案例，介绍数码管扫描的原理和PS/2协议。并教大
weixin_39869959·2025-01-28 21:19

FPGA入门学习之Vivado-数码管驱动设计实验

通过本实验，您将学习如何使用FPGA来控制数码管的显示，并编写相应的Verilog代码。实验准备：Vivado软件的安装和配置。FPGA开发板（如Xilinx的Basys3）。
ZdqDeveloper·2025-01-28 20:45

基于 FPGA 的简易 OFDM 系统 Verilog 实现

基于FPGA的简易OFDM系统Verilog实现介绍OFDM（正交频分复用）是一种广泛应用于无线通信系统的多载波调制技术，用于提升数据传输效率和抗干扰能力。
鱼弦·2025-01-28 13:21

【物联网初探】- 07 - ESP32 利用 wifi 进行 UDP 通信（Arduino IDE）

【物联网初探】-07-ESP32利用wifi进行UDP通信（ArduinoIDE）文章目录1.硬件、接线、环境配置2.ESP32下的wifi基本功能(arduino)3.ESP32下UDP通信3.1TCP
银时大魔王·2025-01-28 09:27

学习yosys(一款开源综合器)

安装sudoapt-getinstallyosys#ubuntu22.04仓库里面是yosys-0.9sudoinstallxdot创建脚本show_rtl.ysread_verilogcpu.vhierarchy-topcpuproc
qq85058522·2025-01-28 05:57

Verilog边沿检测

edge_check.vmoduleedge_check(inputclk,inputin,outputneg_edge,outputpos_edge);regr1=1'd0;regr2=1'd0;assignneg_edge=(~r1)&r2;assignpos_edge=r1&(~r2);always@(posedgeclk)beginr1<=in;r2<=r1;endendmoduletb.
csdn_gddf102384398·2025-01-26 20:40

实现 strStr() （KMP算法初探）

字符串5.实现strStr()（KMP算法初探）28.找出字符串中第一个匹配项的下标-力扣（LeetCode）代码随想录难度3-简单（但是个人觉得用KMP算法解决并不简单）（可以直接拉到最后看KMP算法的
Mophead_Zarathustra·2025-01-26 19:28

Rancher初探：深入剖析产品架构并探索编程

Rancher初探：深入剖析产品架构并探索编程Rancher是一个开源的容器管理平台，它提供了一套丰富的工具和功能，帮助用户轻松管理和部署容器化应用。
YOLO_CODE·2025-01-26 07:28

PyQt6医疗多模态大语言模型（MLLM）实用系统框架构建初探（下.代码部分）

医疗MLLM框架编程实现本医疗MLLM框架结合Python与PyQt6构建，旨在实现多模态医疗数据融合分析并提供可视化界面。下面从数据预处理、模型构建与训练、可视化界面开发、模型-界面通信与部署这几个关键部分详细介绍编程实现。6.1数据预处理在医疗MLLM框架中，多模态数据的预处理是非常关键的一步，它直接影响到后续模型的训练效果和性能。我们需要对医学影像、文本数据和音频数据分别进行预处理，以确保数
Allen_LVyingbo·2025-01-25 12:23

【橘子微服务】spring cloud function的编程模型

简介在我们初探了saga的分布式事务之后，我们后面会基于springcloudfunction(简称:scf)和springcloudstream(scs)实现一下Choreography模式的saga
玄衣如雪·2025-01-25 05:34

kotlin gradle踩过的坑

Nocachedversionofcom.android.tools.build:gradle3.6.1availableforofflinemode解决方法-CSDN博客配置文件里的gradle版本，需要和gradle环境版本一致Gradle入门初探
112479·2025-01-24 23:49

Verilog呼吸灯项目实战指南

本文还有配套的精品资源，点击获取简介：本项目“breathLED.zip”详细介绍了利用Verilog硬件描述语言实现呼吸灯效果的完整流程。
酸甜草莓二侠·2025-01-24 04:51

[读书日志]8051软核处理器设计实战（基于FPGA）第六篇：8051软核处理器指令支持添加（verilog）

5.4为主体程序添加指令接下来我们来为主体程序添加指令。在开始之前，我们有必要先把目前的代码展示出来：//`defineTYPE8052moduler8051(inputwireclk,inputwirerst,inputwirecpu_en,inputwirecpu_restart,outputregrom_en,outputreg[15:0]rom_addr,inputwire[7:0]rom
JoneMaster·2025-01-23 08:27

深入解析Spring AI框架：在Java应用中实现智能化交互的关键

合集-Spring源码分析(22)1.Spring入门系列：浅析知识点2023-04-102.Spring源码系列：初探底层，手写Spring2023-04-123.Spring源码系列：核心概念解析2023
鵝鵝鵝·2025-01-23 07:15

FPGA USB2.0串口通信项目设计与实现

本文还有配套的精品资源，点击获取简介：本项目主要围绕FPGA（Field-ProgrammableGateArray）和Verilog语言，实现USB（通用串行总线）2.0标准的串口通信功能。
瞬泉·2025-01-23 01:55

FPGA开发中的团队协作：构建高效协同的关键路径

一、团队成员角色与职责FPGA工程师核心设计：负责FPGA的逻辑设计与代码实现，依据项目需求，运用硬件描述语言（如Verilog或VHDL）完成模块功能编写。
whik1194·2025-01-22 22:03

Python魔法方法__call__深入详解

目录1、魔法方法__call__初探‍♂️1.1什么是__call__?
图灵学者·2025-01-21 14:39

自己动手写CPU - 1

电脑,手机,单片机,都有一个核心部件:CPU.今天开始学verilog,就尝试一下动手写一个可以工作的CPU.目标就是可以计算从1加到10等于几?
qq85058522·2025-01-20 19:47

【自用】Verilog笔记

一、语法1、模块moduletest(A,B,C,D,F1,F2);//test为模块名inputA,B,C,D;//输入端口，默认为wire类型信号，一般都是wireoutputF1,F2;//输出端口，默认wirewireF1;//连线reg[2:0]F2;//3bit寄存器endmodulemoduletop_module(inputa,inputb,outputout);//模块实例化语法
QCCX_bY·2025-01-20 18:01

Golang结构体初探

结构体Go语言中的基础数据类型可以表示一些事物的基本属性，但是当我们想表达一个事物的全部或部分属性时，这时候再用单一的基本数据类型明显就无法满足需求了，Go语言提供了一种自定义数据类型，可以封装多个基本数据类型，这种数据类型叫结构体，英文名称struct。也就是我们可以通过struct来定义自己的类型了。Go语言中通过struct来实现面向对象的相关概念。结构体的定义//使用type和struct
Payne-Wu·2025-01-20 17:29

rds mysql 8.0_新功能初探 | RDS MySQL 8.0 支持 DML 语句 returning

背景MySQL对于statement执行结果报文通常分为两类Resultset和OK/ERR，针对DML语句则返回OK/ERR报文，其中包括几个影响记录，扫描记录等属性。但在很多业务场景下，通常INSERT/UPDATE/DELETE这样的DML语句后，都会跟随SELECT查询当前记录内容，以进行接下来的业务处理，为了减少一次ClientDBServer交互，类似PostgreSQL/Oracle
伊瓦的战士莱曼·2025-01-20 17:54

【数据分析（二）】初探 Pandas

目录引言1.基本数据结构1.1.Series的初始化和简单操作1.2.DataFrame的初始化和简单操作1.2.1.初始化与持久化1.2.2.读取查看1.2.3.行操作1.2.4.列操作1.2.5.选中筛查2.数据预处理2.0.生成样例表2.1.缺失值处理2.2.类型转换和排序2.3.统计分析3.数据透视3.0.生成样例表3.1.生成透视表4.数据重塑4.1.层次化索引4.1.1.双层索引的Se
dandellion_·2025-01-19 16:27

Python内存数据库/引擎(sqlite memlite pydblite)

1初探在平时的开发工作中，我们可能会有这样的需求：我们希望有一个内存数据库或者数据引擎，用比较Pythonic的方式进行数据库的操作（比如说插入和查询）。
ronon77·2025-01-19 15:41

芝法酱学习笔记（2.5）——elastic-search 8.x初探（自用）

一、elastic-search的下载官网的下载地址在这里。官网文档地址在这里访问路径是doc/search让人惊呆了，新版的elastic-search竟然需要JDK23。ThelocaledatabaseusedbyElasticsearch,usedtomapfromvariousdateformatstotheunderlyingdatestorageformat,dependsonthe
芝法酱·2025-01-19 14:07

[Mac + Icarus Verilog + gtkwave] Mac运行Verilog及查看波形图

目录1.MAC安装环境1.1IcarusVerilog编译1.2gtkwave查看波形2.安装遇到的问题2.1macOScannotverifythatthisappisfreefrommalware2.2gtkwave-binisnotcompatiblewithmacOS14orlater3
Xminyang·2025-01-18 05:52

Verilog中阻塞赋值和非阻塞赋值的区别？

阻塞赋值“=”对应组合逻辑电路赋值（无存储功能，立即赋值），并且会阻塞后面的赋值操作，非阻塞赋值“<=”对应时序逻辑电路赋值（有存储功能），所有非阻塞赋值操作在同一时刻进行赋值。下面分别通过vivado综合不同情况赋值的代码。第一种：在时序逻辑电路中使用阻塞赋值，通过综合后的电路可以看出非阻塞赋值综合出来的电路时立即执行赋值操作，和组合逻辑电路特性一致，无缓存功能，out_o直接被优化掉了。alw
张小侃·2025-01-18 03:01

FPGA Verilog 阻塞赋值和非阻塞赋值

阻塞赋值和非阻塞赋值的区别阻塞赋值阻塞赋值（=）必须是阻塞赋值完成后，才进行下一条语句的执行；赋值一旦完成，等号左边的变量值立即变化。串行，立即生效。如b=a;赋值语句执行完后,块才结束。b的值在赋值语句执行完后立刻就改变的。可能会产生意想不到的结果。非阻塞赋值非阻塞赋值（<=），在赋值开始时计算表达式右边的值，在本次仿真周期结束时才更新被赋值变量，即赋值不是立即生效的；非阻塞赋值允许块中其他语句
杭州秃头程序猿·2025-01-18 02:57

分频器code

不管是分频还是倍频，都通过PLL实现或者用verilog描述实现。我们用ver
一条九漏鱼·2025-01-18 02:24
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他