初探verilog 第5页

数字集成电路中时延不可综合与时间单位介绍

问题引出：verilog中连续赋值延时语句中的延时，用于控制任意操作数发生变化到语句左端赋予新值之间的时间延时。时延一般是不可综合的。

夜雨听萧瑟·2025-04-15 18:48

【verilog】[HDLbits] //Circuits://Sequential Logica://＜Shift Registers＞+＜ more circuts ＞

目录目录5-bitLFSR3-bitLFSR32-bitLFSRShifitregisterShifitregisterShifitRegister5-bitLFSRAlinearfeedbackshiftregisterisashiftregisterusuallywithafewXORgatestoproducethenextstateoftheshiftregister.AGaloisLFS

吟游诗人—咣当·2025-04-15 18:47

Java新手村第二站：泛型、集合与IO流初探

文章目录Java新手村第二站：泛型、集合与IO流初探泛型包装类集合IO流函数式接口和Lambda表达式Java新手村第二站：泛型、集合与IO流初探泛型泛型的概念与作用：核心目的：在编译期提供类型安全检查

LiuYaoheng·2025-04-14 23:08

FPGA 36 ，Verilog中的 repeat 语句，从基础到实战应用（ Verilog：repeat、#10、$display$、integer、forever ）

时钟信号生成3.2计数器实现3.3数据生成与测试四、注意事项与限制4.1不可综合性4.2延迟语句的影响4.3表达式要求五、总结与建议5.1核心要点5.2使用建议六、关键字提取七、本文总结八、更多操作前言在Verilog

北城笑笑·2025-04-14 13:06

（15-1）DeepSeek混合专家模型初探：项目介绍+功能模块

混合专家模型（Mixture-of-Experts，缩写为MoE）是由DeepSeek-AI开发的一种创新的语言模型，旨在实现专家的终极专业化。该模型通过细粒度专家分割和共享专家隔离两种主要策略，提高了专家的专业化程度和模型性能。在本章的内容中，将详细剖析DeepSeek的开源项目DeepSeekMoE，初步探索Mixture-of-Experts(MoE)语言模型的精髓。3.1项目介绍Mixtu

码农三叔·2025-04-12 07:49

探索 WXT：浏览器插件开发库的初体验

初探WXT：我的使用体验在使用WXT的过程中，我发现它具有以下特点：1.便捷的初始化工具使用npx命令初始化项目非常简便，省去了繁琐的配置步骤。只需一条命令，就可以创建一个新的WXT插件项目。

boydoy1987·2025-04-12 03:44

大模型培训讲师老师叶梓分享：DeepSeek多模态大模型janus初探

叶梓老师人工智能培训分享DeepSeek多模态大模型janus初探DeepSeek的多模态大模型Janus是一款强大的AI模型，专注于图像和文本的多模态理解和生成。

人工智能培训咨询叶梓·2025-04-12 01:05

基于FPGA的数字钟设计Verilog代码VIVADO仿真

名称：基于FPGA的数字钟设计Verilog代码VIVADO仿真（文末获取）软件：VIVADO语言：Verilog代码功能：数字钟设计仿真clk_div模块Testbench仿真图x8seg模块Testbench

hudezaiwu·2025-04-11 14:23

ise verilog多模块编译_如何使用ISE高效开发Verilog项目（新手）

高效开发VerilogHDL项目[email protected]作者：刘乾@北航计算机学院免责声明这份文档完全是依据作者在实际项目开发中总结出的经验撰写而成的。本文档仅供参考。

weixin_39822923·2025-04-11 14:52

模块化设计数字时钟Verilog代码Quartus仿真

名称：模块化设计数字时钟Verilog代码Quartus仿真（文末获取）软件：Quartus语言：Verilog代码功能：模块化设计数字时钟设计数字钟，要求如下：1、23:01:3324小时制整个数字钟端口列表

FPGA代码库·2025-04-11 14:50

【数字系统】LED动态显示模块设计：数据输入/动态显示/按键信号转换 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

一、实验目的1.学习理解LED动态显示的工作原理2.进一步掌握VerilogHDL层次化的设计方法。3.掌握VerilogHDL行为级描述与结构化描述方法。

StormBorn_·2025-04-11 14:50

DP扰码模块verilog仿真

在DisplayPort1.4协议中，为了减少EMI，在8B/10B编码之前，需进行扰码Scramble。扰码用到了16-bitLFSR，表达式如下。 LFSR每移位8个bit后，用最高有效8位以相反的位顺序与一个字节数据进行异或从而实现数据加扰/解扰。如果数据是K码，则不进行异或，直接输出K码数据。具体实现框图如下图。当数据为SR符号（K28.0）时，需对LFSR进行复位，复位后寄

cjie221·2025-04-11 13:47

verilog 移位运算符说明_Verilog学习----运算符、结构说明语句

1.运算符逻辑运算符&&//逻辑与、||//逻辑或、！//逻辑非；&&、||为双目运算符，！为单目运算符；逻辑运算符&&和||的优先级低于关系运算符，！高于算术运算符；为了提高程序的可读性，明确表达各运算符之间的关系，建议使用括号；关系运算符/小于、>//大于、=//大于或等于；进行关系运算时如果声明的关系是假的，则返回0；所有的关系运算符有相同的优先级别，低于算术运算符的优先级别；等式运算符==

perceptions show·2025-04-10 16:04

1、verilog语法——模块的结构

目录前言一、什么是模块二、模块的内容1.I/O声明的格式2.内部信号的声明3.功能定义三、模块的调用（例化）要点注意前言本次的学习内容是verilog的基本设计单元：模块（module）一、什么是模块模块

拿铁男孩-713·2025-04-10 16:03

#SVA语法滴水穿石# （004）关于 ended 和 triggered 用法

在SystemVerilog断言（SVA,SystemVerilogAssertions）中，ended是一个用于序列（sequence）的关键字，它表示某个序列（sequence）在特定时间点已经成功匹配

那么菜·2025-04-10 15:56

实现8-3优先编码器并在七段数码管上显示

1.编写verilog代码命名为encode83_module.v。

xiaoleiyinya·2025-04-10 11:59

python中的闭包函数

闭包函数初探通常我们定义函数都是这样定义的deffoo():pass其实在函数式编程中，函数里面还可以嵌套函数，如下面这样deffoo():print("helloworldinfoo")defbar(

renpingsheng788·2025-04-10 06:25

#SVA语法滴水穿石# （005）关于问号表达式（condition ? expr1 : expr2）

在SystemVerilog断言（SVA）中，问号表达式（condition?expr1:expr2）的语法和逻辑与C语言的三元条件运算符完全一致。

那么菜·2025-04-10 03:08

【初探数据结构】链表OJ算法——哨兵位（合并两个有序链表详解）

欢迎讨论：在阅读过程中有任何疑问，欢迎在评论区留言，我们一起交流学习！点赞、收藏与分享：如果你觉得这篇文章对你有帮助，记得点赞、收藏，并分享给更多对数据结构感兴趣的朋友文章目录哨兵位（SentinelNode）的作用实战演练思路讲解详细步骤1.**处理特殊情况（边界条件）**2.**创建哨兵节点**3.**初始化两个指针，遍历两个链表**4.**合并两个链表**5.**处理剩余节点**6.**返回

我想吃余·2025-04-09 15:16

HDLBits练习答案（持续更新）

HDLBits练习答案1.GettingStarted2.VerilogLanguage2.3Modules:Hierarchy2.3.5Modulesandvertors2.3.6Adder12.3.7Adder22.3.8Carry-selectadder2.3.9Adder-subrtactor2.4Procedures2.4.1Alwaysblock12.4.2Alwaysblock22

s597889906·2025-04-09 11:46

Verilog：HDLBits刷题-组合逻辑-基本门电路

前言这是我第二次刷HDLBits的题，第一次是刚接触FPGA时，为了快速入门Verilog，第一次刷题跟着B站视频刷的，但是现在发现没有很大的用处，个人感觉还是有一点Verilog基础后，再来刷HDLBits

崽崽今天要早睡·2025-04-09 10:44

手把手教你学verilog（三）--搭建 Verilog 的开发环境

目录选择工具安装步骤1.下载并安装仿真工具2.获取许可证3.配置环境变量4.安装综合工具（可选）5.设置IDE（如果适用）测试环境注意事项搭建Verilog的开发环境涉及到几个关键步骤，包括选择合适的硬件描述语言

小蘑菇二号·2025-04-09 00:38

HDLBits练习-12小时时钟

前言最近在用HDLBits开始学习verilog，做了一百道出头的题了，遇到这个12小时时钟的题比较有意思，题目地址是https://hdlbits.01xz.net/wiki/Count_clock。

「已注销」·2025-04-08 23:03

#SVA语法滴水穿石# （003）关于 sequence 和 property 的区别和联系

在SystemVerilogAssertions(SVA)中，sequence和property是两个核心概念，它们既有区别又紧密相关。

那么菜·2025-04-08 18:03

小白速通：Verilog流水线实现及时序分析

：时钟频率为50MHz数据1:a=10,b=20,c=30,d=40,e=2数据2:a=5,b=15,c=25,d=35,e=3数据3:a=8,b=12,c=16,d=24,e=4流水线效率分析题目：verilog

千歌叹尽执夏·2025-04-07 10:33

#SVA语法滴水穿石# （013）关于 disable iff、matched 、expect 的用法

SystemVerilog断言（SVA）中disableiff、matched和expect的语法知识。

那么菜·2025-04-07 07:51

#SVA语法滴水穿石# （006）关于 `define true 1的用法

在SystemVerilog断言（SVA）中，使用##n是实现固定周期延时的标准方式。

那么菜·2025-04-07 07:20

#SVA语法滴水穿石# （012）关于 first_match、throughout、within 的用法

我们今天学习，SystemVerilog断言（SVA）中first_match、throughout、within运算符。

那么菜·2025-04-07 07:48

实验：4级流水线32bits全加器

目录一.实验内容二.实验设计（1）功能描述（2）接口定义（3）逻辑控制三.verilog语言流水线代码四.仿真文件一.实验内容本次实验为仿真实验，设计完成后仅需进行行为仿真。

比奇堡咻飞兜·2025-04-06 18:51

Verilog 流水线设计

一、什么是流水线流水线设计就是将组合逻辑系统地分割，并在各个部分（分级）之间插入寄存器，并暂存中间数据的方法。目的是将一个大操作分解成若干的小操作，每一步小操作的时间较小，所以能提高频率，各小操作能并行执行，所以能提高数据吞吐率（提高处理速度）。二、什么时候用流水线设计使用流水线一般是时序比较紧张，对电路工作频率较高的时候。典型情况如下：1）功能模块之间的流水线，用乒乓buffer来交互数据。代价

耐心的小黑·2025-04-06 18:49

高效信号处理利器：Verilog 256点FFT流水线算法实现

高效信号处理利器：Verilog256点FFT流水线算法实现【下载地址】Verilog256点FFT流水线算法实现本仓库提供了一个基于Verilog的256点FFT（快速傅里叶变换）算法的实现。

霍列领Hector·2025-04-06 17:18

硬件描述语言

但是，许多人不知道Verilog和VHDL等硬件描述语言。在本文中，我们将讨论硬件描述语言。我们走吧。

算法资料吧！·2025-04-06 10:30

OpenGL(三)着色器语言GLSL

类似于CUDA，但是又没有CUDA通用，又有点像Verilog这种硬件描述语言GLSL是一种着色器语言，需要有对应的图形API环境配合，可以使用OpenGL，也可以使用OpenGLES，也可以使用WebGL

战术摸鱼大师·2025-04-06 09:53

利用AC620开发板实现等精度频率计的FPGA设计

使用Verilog硬件描述语言，项目分多个步骤实现频率计：从预处理、时钟分频、触发器设计、比较器逻辑到累加和平均计算，最终通过误差校正确保结果的准确性。

西域情歌·2025-04-05 21:33

基于Verilog的FIR低通滤波器实现及测试（包括Testbench和FPGA）

基于Verilog的FIR低通滤波器实现及测试（包括Testbench和FPGA）摘要：本文介绍了使用Verilog语言实现FIR低通滤波器的方法，并通过Testbench进行验证。

心之飞翼·2025-04-05 21:01

Docker 初探

Docker初探Docker初探InstallDockerDesktop配置镜像源创建Node.js开发环境Usingasingle`dockerrun`commandUsinga`Dockerfile

levin_li·2025-04-04 16:51

Docker初探

Docker是什么？答：Docker是一个应用打包、分发、部署的工具你也可以把它理解为一个轻量的虚拟机，它只虚拟你软件需要的运行环境，多余的一点都不要，而普通虚拟机则是一个完整而庞大的系统，包含各种不管你要不要的软件。Docker和虚拟机的区别虚拟机：是完整的操作系统，可以在虚拟机中运行完整的应用程序。虚拟机缺点：占用大量物理资源，且启动很慢。Docker是容器的一种，但是容器不是Docker，容

sauTCc·2025-04-04 15:49

django REST framework（DRF）教程

基本使用DjangoDRF序列化器DjangoDRF视图DjangoDRF常用功能Django基本使用前后端分离开发模式认识RestFulAPI回顾Django开发模式DjangoRESTFramework初探前后端分离开发模式前后端分离前

主主主主公·2025-04-04 12:21

FPGA——分秒计数器

文章目录一、实验任务二、系统模块三、工程源码四、管脚信息五、运行结果参考资料总结一、实验任务在DE2-115板子上用Verilog编程实现一个分秒计数器，并具备按键暂停、按键消抖功能。

Dlrbw·2025-04-02 14:51

XILINX ALTERA等FPGA ARINC 429源码IP的Verilog实现

FPGAARINC429源码IPFPGA源码IPVerilog源码支持XILINXALTERA等ID:345888689169702689芳草街沉静的凉果FPGAARINC429源码IP及其在XILINX

xhLwcuDPSG·2025-04-02 02:25

探索未来游戏的边界：shadPS4 —— 开源的PS4模拟器初探

探索未来游戏的边界：shadPS4——开源的PS4模拟器初探去发现同类优质开源项目:https://gitcode.com/在追求复古与未来的交汇点上，shadPS4项目以其独特的魅力，引领着我们进入一个全新的游戏模拟世界

潘惟妍·2025-04-01 18:25

ELEC6234 Embedded Processor Synthesis

ELEC6234EmbeddedProcessorSynthesisELEC6234EmbeddedProcessorSynthesisCourseworkSystemVerilogDesignofanApplicationSpecificEmbeddedProcessorIntroductionThisexerciseisdoneindividuallyandtheassessmentis

·2025-03-31 19:57

在DE2-115板子上用 Verilog编程实现一个分秒计数器，并具备按键暂停、按键消抖功能

在DE2-115板子上用Verilog编程实现一个分秒计数器，并具备按键暂停、按键消抖功能功能描述1.分秒计数器功能计数器需要显示分钟和秒。每秒钟秒计数器递增一次。每60秒分钟计数器递增一次。

Apple66666666666·2025-03-31 16:44

分秒计数器设计（Verilog编程）

在DE2-115板子上用Verilog编程实现一个分秒计数器，并具备按键暂停、按键消抖功能。设计思路：HEX0和HEX1是秒的个位和十位，HEX2和HEX3是分的个位和十位。

哥谭市情歌王·2025-03-31 09:04

制智权理论初探

参考制海权和制空权理论构建制智权，可以从以下几个方面展开：一、理论基础1、制海权马汉提出的制海权理论强调对海洋的控制能力，依赖于技术手段（如蒸汽舰）和战略航道的掌控，确保海上力量的自由行动和对敌方的压制。2、制空权杜黑的制空权理论强调空中力量的自由性和对地面目标的覆盖能力，通过空中优势实现对战场的控制。3、制智权与制海权、制空权强调物理域不同，制智权的核心在于对认知与信息空间的控制，通过技术手段（

人机与认知实验室·2025-03-30 12:06

#VCS# 关于 +incdir+xxx 编译选项的注意点

一基本功能作用：添加Verilog/SystemVerilog`include文件的搜索路径语法：+incdir+特点：可以指定多个路径，路径之间用+分隔二使

那么菜·2025-03-30 00:16

FPGA学习记录第一天

第一天首先是vscode中verilog开发环境的搭建：环境配置下载：https://pan.baidu.com/s/14GYb4Cm1revUFfAR3OHdPw提取码：3ler搭建开发环境参考b站教程

Hanying_5·2025-03-29 23:15

iOS 语言基础&初探 Xcode 工具

iOS语言基础&初探Xcode工具iOS是由苹果公司研发的一款手机操作系统，广泛应用于iPhone、iPodTouch和苹果电视等设备。

蓝天资源分享·2025-03-28 03:01

查找表实现三角函数

在Verilog中，我们通常不直接使用浮点数，因此可以将正弦值乘以一个大的常数（这里使用10000）并将结果存储为整数。这样可以在不失太多精度的情况下，使用整数运算。

0基础学习者·2025-03-27 23:02

Verilog 中寄存器类型（reg）与线网类型（wire）的区别

基本概念与分类1.寄存器类型2.线网类型三、六大核心区别对比四、使用场景深度解析1.寄存器类型的典型应用2.线网类型的典型应用五、常见误区与注意事项1.寄存器≠物理寄存器2.未初始化值陷阱3.SystemVerilog

千千道·2025-03-27 15:06

推荐频道

初探verilog