菜鸟FPGA

陈波：跟你们说一个很重要的事，很重要的

那你一定会有所成就就算没大成，至少可以小成其实无论任何人，不论是进入哪一个行业刚开始都是从0开始的都会度过一个非常艰难的时期正所谓，万事开头难谁也不例外，即便你看谁是多大的大咖所有的牛逼都是从苦逼开始我曾经也是被很多人轻视的菜鸟我发现每个人的人生都有三大烦恼那三大烦恼
陈波的频道·2024-01-30 06:02

快递平台长期最低价格收费，需要寄快递享折扣优惠的请看这里 ！

除了我们平时去菜鸟驿站寄快递或者在快递公司的官网上下单等方式外，我们还可以在我们平日使用的微信小程序中选择快递平台享受快递物流折扣。不用像其他主流快递公司想用优惠券一样下载官方APP。
FLFGF·2024-01-30 05:29

新手使用wvp-pro和ZLMediaKit的菜鸟说明（手把手教）

对于wvp-pro的使用，很多大佬都是白嫖菜鸟党，很多都第一次使用wvp，甚至第一次接触国标，连国标最基本流程都不清楚。
houge101·2024-01-30 05:11

2021-03-04安全006

老司机和菜鸟的区别是在于处理不同的事故。怎么过沙子？怎么过水？快过沙子慢过水，为什么是这样？在沙地里，车子自身的重量很容易就把沙子压下去，直接陷下去了，上都上不来。
大树的森林·2024-01-30 05:05

3D游戏建模真的如此简单吗？

大公司未必会要我们这些菜鸟。然后我托
3d游戏建模zbrush·2024-01-30 02:32

阿里前端实习一面

阿里菜鸟网络前端实习一面判断回文序列字符串的转换简单点，使用高阶函数来完成思路：先将数字转成字符串A，再经过变成数组，数组反转，数组变成字符串B三步操作之后，比较字符串A和B，得出结论/***@param
鱼仔玩编程·2024-01-30 00:04

交互菜鸟成长记--第一篇

在成为一名设计咨询行业的用户体验设计师--交互设计前，主要选择是背景适合。工业设计本科及交互设计的研究生，但在选专业时候根本不了解什么是交互设计。在有选择课程的研究生阶段也没能够很好从职业发展体系，或者说某一个领域来开展进行学习，如智能领域机器学习等课程。机缘巧合结合自生有兴趣，最终的启蒙来源于可用性测试的研究生论文。对于一个产品，从对于subject一对一设置任务、沟通、尽量控制变量做实验开始，
劉恩嗯嗯·2024-01-29 23:15

前端控制器模式

原版[菜鸟教程]简介:前端控制器模式（FrontControllerPattern）是用来提供一个集中的请求处理机制，所有的请求都将
蜗牛ICU·2024-01-29 22:14

怎么领淘宝天猫2023年货节超级红包?2023淘宝天猫年货节活动

根据消息面2022年12月21日，天猫和菜鸟宣布，将联合商家一起确保年货供应，据悉主流的粮油米面酒水乳饮品牌均已加入年货消费保障计划。淘宝天猫非白酒水行业负责人很看好今年的年货消费。
高省APP珊珊·2024-01-29 22:21

ISE中逻辑分析仪ChipScope的使用

基本上采用了典型外部逻辑分析仪的理念和功能，却无需额外的逻辑分析设备、测试I/O、电路板走线和探点，只要建立一个对应的文件并做相关设置后，与当前工程捆绑编译，用一根JTAG接口的下载电缆连接到要调试的FPGA
YprgDay·2024-01-29 15:47

Vivado中嵌入式逻辑分析仪ILA的使用（2）

FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。
Pilgrim2017·2024-01-29 15:16

一路绿灯的人生从24年开始改变也不晚的吧

但是我确实反思了，好像毕业第一份实习工作尝试失败之后，自己又回到了毫无经验且并不应届的“菜鸟”了。想努力去学点什么，但是企业不给机会，小公司又不想去，自学又不自律。
啊瑜fearless·2024-01-29 14:56

【FPGA】：ip核--Divider(除法器)

本文转自：【FPGA】：ip核–Divider(除法器)二、Divider(除法器)概述除法器顾名思义，用来做除法运算。
岁岁人如旧·2024-01-29 13:10

FPGA逻辑资源评估之BRAM（以Xilinx为例）

在FPGA逻辑设计时，需要参考所需逻辑资源对FPGA进行选型，其中一项就是对BRAM的评估，在这里以xilinxUltraSCALE+系列FPGA为例，对BRAM进行简单介绍。
wkonghua·2024-01-29 13:38

FPGA实现八位数字抢答器设计

一.设计要求八位数字抢答器设计要求：抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。设置一个系统清除和抢答控制开关S，该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂
FPGA之旅·2024-01-29 13:08

FPGA抢答器设计

设计一抢答器，要求如下：抢答台数为6；具有抢答开始后20s倒计时，20秒倒计时后6人抢答显示超时，并报警；能显示超前抢答台号并显示犯规报警；系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示牌显示该路抢答台号。clk时钟信号b1~b6抢答按钮reset复位按钮shield屏蔽标志位stop倒计时暂停标志位show显示器alarm1
wef@~@·2024-01-29 13:38

URAM和BRAM 的区别

无论是7系列FPGA、UltraScale还是UltraScalePlus系列FPGA，都包含BlockRAM（BRAM），但只有UltraScalePlus芯片有UltraRAM也就是我们所说的URAM
shenlansee·2024-01-29 13:37

Xilinx FPGA BRAM使用方法

BRAM使用方法在利用fpga进行数据处理的过程中，对高速数据采集或者传输的过程中，需要对数据尽心缓存，缓存一般有两种不同的方法，一种是FIFO，一种是RAM，FIFO在vivado中提供IP核，FIFO
一支绝命钩·2024-01-29 13:36

FPGA | BRAM和DRAM

BRAM(BlockRAM)Blockram由一定数量固定大小的存储块构成的，使用BLOCKRAM资源不占用额外的逻辑资源，并且速度快。但是使用的时候消耗的BLOCKRAM资源是其块大小的整数倍。如Xilinx公司的结构中每个BRAM有36Kbit的容量，既可以作为一个36Kbit的存储器使用，也可以拆分为两个独立的18Kbit存储器使用。反过来相邻两个BRAM可以结合起来实现72Kbit存储器，
初雪白了头·2024-01-29 13:35

Xilinx 7系列 BRAM概述

Xilinx7系列FPGA中的块RAM可存储36Kb的数据，可以配置为两个独立的18KbRAM或一个36KbRAM。
FPGA自学笔记分享·2024-01-29 13:34

FPGA中除法器IP核乘法器IP核使用

FPGA中除法器IP核乘法器IP使用1.除法器IP核有两种，3.0是最大支持32bit的被除数除数；4.0是最大支持64bit的被除数除数；研究电机时需要计算步数，都仅仅需要32bit因此选择3.0；2
小时姐姐·2024-01-29 13:04

用FPGA实现多人抢答器

测试题目“三人抢答器”要求：（1）答题开始后，由主持人按下“开始”键后进入抢答环节；（2）每人一个抢答按钮，有人抢答成功后，其他人再抢答无效；（3）当某人抢答成功时，抢答器系统发出半秒的低频音，并在数码管上显示该组别序号；（4）每个人初始分数为0，抢答成功得到一分，并在数码管上显示3人的得分；（每人分配一个数码管用于显示分数，显示“0~9”）（5）抢答成功后，10秒倒计时，并在数码管上显示。倒计时
m0_54472634·2024-01-29 13:33

基于FPGA的4路抢答器verilog，quartus

名称：基于FPGA的4路抢答器verilog（代码在文末付费下载）软件：Quartus语言：Verilog要求：1.主持人具有最高优先级，实现4路公平抢答判决。2.具有选手提前抢答和抢答成功指示。
FPGA代码库·2024-01-29 13:03

[转]Bram和Dram的区别

2、bram有较大的存储空间，是fpga定制的ram资源；而dram是逻辑单元拼出来的，浪费LUT资源3、dram使用更灵活方便些补充：在XilinxAsynchronousFIFOCORE的使用时，有两种
ddk43521·2024-01-29 13:02

【FPGA教程案例11】基于vivado核的除法器设计与实现

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab·2024-01-29 13:32

为什么时序逻辑电路会落后一拍？

FPGA初学者可能经常听到一句话：“时序逻辑电路，或者说用<=输出的电路会延迟（落后）一个时钟周期。”但在仿真过程中经常会发现不符合这一“定律”的现象–明明是在仿真时序逻辑，怎么输出不会落后一拍？
单刀FPGA·2024-01-29 13:30

数字式竞赛抢答器(基于Quartus的原理图设计)FPGA

数字式竞赛抢答器(基于Quartus的原理图设计)FPGA一.设计思路二.实现过程1.第一信号鉴别锁存模块+犯规电路(1)使用器件74175，带公共时钟和复位四D触发器(2)原理a.比赛开始前，主持人复位按钮
月月如常·2024-01-29 13:30

【FPGA】Verilog描述电路的三种方式（结构化、数据流和行为化）

前言众所周知，Verilog是作为一种HDL（HardwareDescriptionLanguage，硬件描述语言）出现的，它的主要功能是在不同的抽象层级上描述电路，从而实现电路设计。那么到底该如何描述电路？Verilog提供了3种不同的方式：结构化描述方式（结构模型，StructuralModeling）数据流描述方式（数据模型，Dataflowmodeling）行为级描述方式（行为模型，Beh
单刀FPGA·2024-01-29 13:59

xilinx FPGA 除法器ip核（divider）的使用（VHDL&Vivado）

一、创建除法ip核vivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2
坚持每天写程序·2024-01-29 13:58

FPGA原理与结构（8）——块RAM（Block RAM,BRAM）

系列文章目录：FPGA原理与结构（0）——目录与传送门一、BRAM简介大家对于RAM应该并不陌生，RAM就是一张可读可写的存储表，它经常被拿来与ROM进行对比，相比之下，ROM只可读。
apple_ttt·2024-01-29 13:28

【C/C++】C/C++编程——变量和常量

文章目录变量变量的声明变量命名规则变量的类型常量常量的定义与初始化字面量常量整型常量浮点型常量字符常量常量表达式（`constexpr`）大家好，我是shopeeai，也可以叫我虾皮，中科大菜鸟研究生。
shopeeai·2024-01-29 13:53

FPGA 通过 UDP 以太网传输 JPEG 压缩图片

FPGA通过UDP以太网传输JPEG压缩图片简介在FPGA上实现了JPEG压缩和UDP以太网传输。
OpenFPGA·2024-01-29 13:23

从零开始的移动构造函数，拷贝构造函数详解（C++）

本文主要作为自己零散笔记进行记录，仍需要一定的C++知识，至少菜鸟相关的知识得看完。本文会尽量让刚入门的小白都能读懂，以便自己再来回顾的时候也能够读懂。
白铭单·2024-01-29 12:04

AI 黑科技，老照片修复，模糊变高清

我拿“自己”的旧照片试了一下，先看效果对比：右侧为修复后只看人脸部分GFPGANhttps://arxiv.org/pdf/2101.04061.pdfFPGAN算法由腾讯PCGARC实验室提出，其相关论文已被
统计学家·2024-01-29 11:04

数据库索引与视图实验

嘿嘿，再来个提示：本篇文章正文内容由下开始，由于博主仍是本科小菜鸟，
碎铜铃·2024-01-29 09:09

职场容不得半点混日子

就开始，进行了菜鸟般入职的正规考试。第一轮笔试环节。亮子花了整整两个晚上熬夜，好歹85分过了，第二环节，理论考核。亮子却险些没过。深究其原因，亮子归结于乡音太重，影响了自己发挥。
职场小菜鸟·2024-01-29 08:33

单板计算机(SBC)-片上系统(SOC)嵌入式C++和FPGA(VHDL)

要点：片上系统/单板计算机嵌入式C++及VHDL编程单板计算机(RaspberryPi)C++实现MQTT监控房间门锁，灯光，并使用RESTful提示状态单板计算机(ESP8266)C++无线网络MQTT土壤湿度监测仪，实现HTTP服务器，创建网页版监控界面，构建ESP8266监控固件，单板计算机集成到IP网络，添加二氧化碳检测传感器，使用GPIO和PWM控制继电器和直流压控风扇片上系统(SOC)
亚图跨际·2024-01-29 08:26

南京观海微电子---如何减少时序报告中的逻辑延迟

1.引言在FPGA逻辑电路设计中，FPGA设计能达到的最高性能往往由以下因素决定：▪工作时钟偏移和时钟不确定性；▪逻辑延迟：在一个时钟周期内信号经过的逻辑量；▪网络或路径延迟：Vivado布局布线后引入的延迟量
9亿少女的噩梦·2024-01-29 08:24

我的乒乓球缘

我们两只菜鸟像空中接力，球打的老高老高。适应了后终于球擦着球网来回了，接球速度也快起来。上学的时候，我迷上
俞小禾禾·2024-01-29 08:19

Linux find命令

参考资料菜鸟教程-Linuxfind命令Linux中使用find命令查找文件linuxfind命令详解findコマンドの使い方を簡単に理解するための7つのルール＋実践的な知識目录一.基本语法1.1配置项
fengyehongWorld·2024-01-29 07:18

箭头函数小补充

菜鸟教程(runoob.com)window.name='我是Windows的名字'lettest=function(){this.name='我是test对象的名字'this.getname=()=>
msqt·2024-01-29 07:23

菜鸟教程 练习实例44-两个矩阵相加 （python3）

两个3行3列的矩阵，实现其对应位置的数据相加，并返回一个新矩阵：X=[[12,7,3],[4,5,6],[7,8,9]]Y=[[5,8,1],[6,7,3],[4,5,9]]程序分析：创建一个新的3行3列的矩阵，使用for迭代并取出X和Y矩阵中对应位置的值，相加后放到新矩阵的对应位置中。#-*-coding:UTF-8-*-x=[[12,7,3],[4,5,6],[7,8,9]]y=[[5,8,1
zhangyu4863·2024-01-29 06:17

重构——使用多态替换switch

好吧，我这个菜鸟确实是常常在用面向过程的思想在考虑问题，在编写程序。现在我已经摈弃了自己对java语言个人的偏见，而是用平等公平的态度看待java和C++。他们各有千秋，各有乾坤的。好吧，入正题。
fulong0406·2024-01-29 06:38

2021.09.25简单日记

去菜鸟驿站发快递支付快递费8.88块钱。午饭下水饺吃。饭后睡午觉。醒了玩手机。
谢谋淦·2024-01-29 06:41

HPS SoC和FPGA联合使用例程

本教程演示了如何使用HPS/ARM与FPGA进行通信。我们将为DE10标准开发板介绍如何根据官方的DE10_Standard_GHRD工程开发出自己的My_GRHD工程。
zhou_sking·2024-01-29 05:41

FPGA中的HPS

使用轻量级HPS-to-FPGA桥接器连接需要由HPS控制的IP（轻量级HPS到FPGA桥接器允许HPS中的主设备访问SoC器件的FPGA部分中的内存映射控制的从端口。
whocarea·2024-01-29 05:41

quartus如何烧写FPGA程序

1.连接好JTAG线，点击烧写按钮2.选择USB串口3.生成jic文件，点击File-CoventProgrammingFile...-根据芯片型号选择正确的4.删除旧版本程序，添加新版程序4.勾选前两项
徐徐如风XR·2024-01-29 05:41

Quartus FPGA JTAG配置芯片固化(Cyclone IV）

CycloneIV配置芯片固化FPGA有三种配置下载方式：主动配置方式(AS)，被动配置方式(PS)和最常用的基于JTAG的配置方式。
闲庭信步sss·2024-01-29 05:09

Modelsim SE 10.5安装教程

大学老师爱教VHDL语言，但是进入社会以后，基本都是VerilogHDL语言，简单易学，建议用Verilog来仿真与做FPGA工程。一、资源：Modelsim_
GBXLUO·2024-01-29 05:08

FPGA硬核与软核处理器有什么区别和联系？

关注、星标公众号，直达精彩内容作者：wcc149软核处理器SOPC技术，即软核处理器，最早是由Altera公司提出来的，它是基于FPGA的SOC片上系统设计技术。
Hack电子·2024-01-29 05:33
上一页 11 12 13 14 15 16 17 18 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他