视频图像编解码FPGA

JsonParseException: Unexpected character (‘a‘ (code 97)): Expected space separating root-level value

JsonParseException:Unexpectedcharacter(‘a’(code97)):Expectedspaceseparatingroot-levelvalue2.解决方案2.1设置编解码格式
souldomain·2024-01-20 09:08

音频文件格式–celt

CELT介绍CELT是一种开放、免版税的有损音频压缩格式，也是一种免费软件编解码器，具有特别低的算法延迟，适用于低延迟音频通信。这些算法是公开记录的，并且可以不受软件专利限制地使用。
十年编程老舅·2024-01-20 09:07

Android MediaCodec 硬编码 H264 文件

在Android4.1版本提供了MediaCodec接口来访问设备的编解码器，不同于FFmpeg的软件编解码，它采用的是硬件编解码能力，因此在速度上会比软解更具有优势，但是由于Android的碎片化问题
十年编程老舅·2024-01-20 09:07

基于Video4linux的视频采集，用SDL显示

本文主要针对USB摄像头设备文件/dev/video0，进行视频图像采集方面的程序设计。Video4linux编程指南1.视频编程的
guishong·2024-01-20 03:33

通过EMIF接口实现FPGA与DSP的高速连接（方法）

FPGA和DSP通过EMIF（ExternalMemoryInterface）接口连接是一种常见的高速数据通信方式。
AigcFox·2024-01-20 01:19

基于FPGA实现通信系统：Verilog与HLS的选择与应用

基于FPGA实现通信系统通常涉及使用硬件描述语言（HDL）来定义硬件电路的行为。Verilog是一种常用的HDL，适用于在FPGA上实现数字通信系统。
AigcFox·2024-01-20 01:19

FPGA时序分析与时序约束(四)——时序例外约束

目录一、时序例外约束1.1为什么需要时序例外约束1.2时序例外约束分类二、多周期约束2.1多周期约束语法2.2同频同相时钟的多周期约束2.3同频异相时钟的多周期约束2.4慢时钟域到快时钟域的多周期约束2.5快时钟域到慢时钟域的多周期约束三、虚假路径约束四、最大/最小延时约束一、时序例外约束1.1为什么需要时序例外约束在STA中时序分析工具默认的时序检查方式可能与实际情况不吻合，此时就需要额外增加一
STATEABC·2024-01-20 01:48

视频处理关键知识

1视频中的概念1.1视频图像基础像素：图像的基本单元，即一个带有颜色的小块分辨率：图像的大小或尺寸，用像素个数来表示。
智慧医疗探索者·2024-01-20 00:07

嵌入式系统中的音频处理和音频编解码有哪些常见的方法和技术

嵌入式系统中的音频处理和音频编解码是非常重要的技术，它们在各种应用领域中扮演着重要角色，包括消费电子产品、汽车音响系统、通信设备和医疗设备等。
嵌入式胖哥·2024-01-19 23:42

vivado RTL运行方法检查、分析方法报告、报告DRC

运行方法检查VivadoDesignSuite提供基于超快设计的自动化方法检查使用“报告方法论”命令的FPGA和SoC（UG949）方法论指南。
cckkppll·2024-01-19 22:42

vivado 调试设计

调试设计概述FPGA设计的调试是一个多步骤的迭代过程。
cckkppll·2024-01-19 22:42

基于FPGA的图像双边滤波实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1双边滤波数学模型4.2双边滤波的特性4.3FPGA实现架构5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入到
简简单单做算法·2024-01-19 20:54

编解码的同步和异步机制

一、代码实现不同与同步解码的流程基本一致；只不过，在同步的代码中，我们通过intinputBufferId=mediaCodec.dequeueInputBuffer(TIME_US);去等待拿到空闲的inputbuffer下标，而在异步中，则是通过回调mediaCodec.setCallback(newMediaCodec.Callback()）voidonInputBufferAvailabl
Eason风云·2024-01-19 20:37

AI 内容分享(七)：加速计算，为何会成为 AI 时代的计算力“新宠”

目录什么是加速计算加速计算解决方案硬件GPU应用型专用集成电路ASIC现场可编程逻辑门阵列FPGA软件CUDAOpenCL网络加速计算应用场景生成式AI加快训练时间处理大型数据集创建复杂模型实时功能高效的计算梯度
之乎者也··2024-01-19 17:51

php 使用FFmpeg获取视频播放总时长与码率等信息示例代码

它包含了非常先进的音频/视频编解码库libavcodec，为了保证高可移植性和编解码质量，libavcodec里很多code都是从头开发的。
Acto·2024-01-19 14:41

FPGA按钮消抖实验

本章利用FPGA内部来设计消抖，即采取软件消抖。按键的机械特性，决定着按键的抖动时间，一般抖动时间在5ms~10ms。消抖，也意味着，每次在按键闭合或松开期间，跳过
QYH2023·2024-01-19 13:56

FPGA引脚物理电平（内部资源，Select IO）-认知2

引脚电平TheSelectIOpinscanbeconfiguredtovariousI/Ostandards,bothsingle-endedanddifferential.•Single-endedI/Ostandards(e.g.,LVCMOS,LVTTL,HSTL,PCI,andSSTL)•DifferentialI/Ostandards(e.g.,LVDS,Mini_LVDS,RSDS,
Kent Gu·2024-01-19 13:25

FPGA物理引脚，原理（Pacakge and pinout）-认知3

画FPGA芯片引脚封装图（原理），第一是参考开发板(根据一下描述了解总览），第二是研究Datasheet.ASCIIPinoutFileZynq-7000AllProgrammableSoCPackagingandPinout
Kent Gu·2024-01-19 13:25

FPGA 多路分频器实验

1概述在FPGA中，时钟分频是经常用到的。本节课讲解2分频、3分频、4分频和8分频的Verilog实现并且学习generate语法功能的应。
QYH2023·2024-01-19 13:22

FPGA时序分析与时序约束（Vivado）

FPGA时序分析与时序约束（Vivado）（1）内部资源（2）传输模型分析（寄存器到寄存器）（3）时序约束操作1约束主时钟2约束衍生时钟3设置时钟组（4）查看报告（1）内部资源后缀L的这个单元中，会生成锁存器查看布线定位线路
云影点灯大师·2024-01-19 13:40

音视频编解码学习记录

目录学习资料个人git仓库文章学习资料个人git仓库标准,资料,笔记:https://gitee.com/fedorayang/video_and_audio_codec.git文章理解低延迟视频编码的正确姿势:https://cloud.tencent.com/developer/article/1358721
ketaotech·2024-01-19 11:39

Android14之DefaultKeyedVector实现(一百八十二)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2024-01-19 10:28

盘点 Top 10 最好用的开发者工具箱

支持自定义工具分类，可以在线使用也可以下载客户端到本地，但有部分工具只能下载客户端才能使用，AI工具需要升级购买积分，页面简洁，没有广告，部分小工具开源；JSON和YAML类型的工具非常丰富，加解密和编解码类型的工具也蛮丰富的
云宝的黑客对抗日记·2024-01-19 10:39

编译FFmpeg4.3.1 、x264并移植到Android

1、前言FFmpeg既是一款音视频编解码工具，同时也是一组音视频编解码开发套件。
老张音视频开发进阶·2024-01-19 09:42

编程判断输入一个文件是否为可执行文件_【正点原子FPGA连载】第三章Linux C编程入门-领航者ZYNQ之linux开发指南...

&id=6061601087613）全套实验源码+手册+视频下载地址：http://www.openedv.com/docs/boards/fpga/zdyz_linhanz.html4）对正点原子FPGA
weixin_39976153·2024-01-19 02:33

RT-Thread 瑞萨 智能家居网络开发：RA6M3 HMI Board 以太网+GUI技术实践

它采用了瑞萨电子的高性能RA6M3芯片，具备2D的图形加速和JPEG编解码功能。配合RT-Thread软件生态系统，可帮助开发人员轻松创建GUI智能
DarrenPig·2024-01-19 00:31

《RVfpga：理解计算机体系结构》3.0 版本更新上线

《RVfpga：理解计算机体系结构》3.0版本更新上线，扫码进入官网注册申请获取。
Imagination官方博客·2024-01-19 00:27

南京观海微电子----Verilog流水线设计——Pipeline

1.前言在工程师实际开发过程中，可能会经常遇到这样的需求：数据从数据源端不断地持续输入FPGA，FPGA需要对数据进行处理，最后将处理好的数据输出至客户端。在数据处理过程中，可能需要一系列的处理步骤。
9亿少女的噩梦·2024-01-18 22:33

区域入侵/区域人数统计AI边缘计算智能分析网关V4如何修改IP地址？

边缘计算智能硬件，硬件采用BM1684芯片，集成高性能8核ARMA53，主频高达2.3GHz，INT8峰值算力高达17.6Tops，FB32高精度算力达到2.2T，硬件内置了近40种AI算法模型，支持对接入的视频图像进行人
TSINGSEE·2024-01-18 21:13

Altium Designer简介以及下载安装

一、AltiumDesigner简介AltiumDesigner是一款功能强大的电子设计自动化（EDA）软件，用于设计和开发PrintedCircuitBoard（PCB）和FPGA（Field-ProgrammableGateArray
@daiwei·2024-01-18 21:45

基于Xilinx的Kintex-7系列XC7K325T的硬件加速卡

产品型号:B-PCIE-K7F5XILINX的Kintex-7系列FPGA处理器B-PCIE-K7F5是一款基于PCIExpress总线架构的高性能FPGA算法加速卡，该板卡采用Xilinx的高性能28nm7
打怪升级ing·2024-01-18 21:07

光纤数据转发卡学习资料保存：基于Xilinx Kintex-7 XC7K325T 的FMC/千兆以太网/SATA/四路光纤数据转发卡

基于XilinxKintex-7XC7K325T的FMC/千兆以太网/SATA/四路光纤数据转发卡一.板卡概述本板卡基于Xilinx公司的FPGAXC7K325T-2FFG900芯片，pin_to_pin
hexiaoyan827·2024-01-18 21:35

基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡 光纤PCIe卡

基于XilinxKintex-7FPGAK7XC7K325TPCIeX8四路光纤卡一、板卡概述板卡主芯片采用Xilinx公司的XC7K325T-2FFG900FPGA，pin_to_pin兼容FPGAXC7K410T
hexiaoyan827·2024-01-18 21:35

基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡226

基于XilinxKintex-7FPGAK7XC7K325TPCIeX8四路光纤卡正在上传…重新上传取消一、板卡概述板卡主芯片采用Xilinx公司的XC7K325T-2FFG900FPGA，pin_to_pin
hexiaoyan827·2024-01-18 21:35

基于Xilinx K7-410T的高速DAC之AD9129开发笔记（一）

引言：从本文开始，我们介绍下项目中设计的并行LVDS高速DAC接口设计，包括DAC与FPGA硬件接口设计、软件设计等。
FPGA技术实战·2024-01-18 21:34

提高Xilinx FPGA Flash下载速度

最近在编写完FPGA逻辑，成功生成.bin文件后，可以通过Vivado软件进行设置，提高烧写速度。操作如下：（1）布局布线完成后，点击OpenImplementation。
FPGA技术实战·2024-01-18 21:04

Xilinx FPGA DDR3设计（三）DDR3 IP核详解及读写测试

01.DDR3IP核概述7系列FPGADDR接口解决方案如图1所示。
FPGA技术实战·2024-01-18 21:04

SOM-TLK7是一款基于Xilinx Kintex-7系列FPGA自主研发的核心板

核心板简介基于XilinxKintex-7系列FPGA处理器；FPGA芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，NORFLASH256Mbit，DDR3512M
Tronlong创龙·2024-01-18 21:34

创龙基于Xilinx Kintex-7系列高性价比FPGA开发板SFP+接口

处理器XilinxKintex-7系列FPGA处理器，芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，高达326K逻辑单元，840个DSPSlice，硬件如下图
Tronlong_·2024-01-18 21:34

关于7系列FPGA LVDS和LVDS_25 I/O Bank兼容问题

说明：我们在设计外设和Xilinx7系列FPGA互联时，经常会用到LVDS接口。如何正确的保证器件之间的互联呢？本博文整理了Xilinx官方相关技术问答，希望能给开发者一些指导。
FPGA技术实战·2024-01-18 21:34

明德扬FPGA开发板XILINX-K7核心板Kintex7 XC7K325 410T工业级

MP5650核心板采用XILINX公司Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作为主控制器，核心板采用4个0.5mm间距120Pin镀金连接器与母板连接，核心板四个脚放置了4个3.5mm固定孔，此孔可以与底板通过螺丝紧固，确保了在强烈震动的环境下稳定运行。这款MP5650核心板能够方便用户对核心板的二次开发利用。核心板使用XILINX的KINTE
MDYFPGA·2024-01-18 21:03

基于Xilinx K7-410T的高速DAC之AD9129开发笔记（二）

本篇我们重点介绍下项目中FPGA与AD9129互联的原理图设计，包括LVDSIO接口设计、时钟电路以、供电设计以及PCB设计。
FPGA技术实战·2024-01-18 21:03

Android12新特性(1)，鸿蒙教程来袭

兼容的媒体转码-随着HEVC硬件编码器在移动设备上的普及，相机应用正越来越多地以HEVC格式捕获，与旧编解码器相比，它在质量和压缩方面提供了显着改进。
m0_64604842·2024-01-18 17:40

vue使用canvas进行视频的截图功能 ---- 超赞

vue使用canvas进行视频的截图功能1,直接贴代码了代码里有注释和解释//source标签允许您规定可替换的视频/音频文件供浏览器根据它对媒体类型或者编解码器的支持进行选择。
Colesyn L.·2024-01-18 16:25

FPGA之 寄存器、触发器、锁存器

每个slice有8个存储元素，每个存储元素如下图所示：其中四个为DFF/LATCH,可以配置为边沿触发D型触发器或电平敏感锁存器输入上图。D输入可以通过AFFMUX,BFFMUX,CFFMUX或DFFMUX的LUT输出直接驱动,也可以通过AX,BX,CX或DX输入绕过函数发生器的BYPASSslice输入直接驱动。当配置为锁存器时，当CLK为低电平时，锁存器是透明的。另外四个为仅为DFF,它们只能
行者..................·2024-01-18 16:23

音视频处理流程

常见的音视频系统如下音视频处理流程涉及到许多复杂的步骤，包括采集、编解码、处理、传输和播放等。总体上分为三个端，摄像终端，服务端，客户端。
稚肩·2024-01-18 16:36

FFmpeg简单总结

FFmpeg提供了音视频编解码、封装、过滤、流媒体传输等功能，支持多种音频、视频和容器格式，包括但不限于MP4、AVI、MKV、FLV、MP3、AAC、H.264、H.265等。
稚肩·2024-01-18 15:32

FPGA的电路结构概述

文章目录1.引言2.FPGA的一般结构2.1概要2.2FPGA三部分构成间的关系：3.小结1.引言结构决定原理。原理未必决定结构。理解FPGA结构，进而能阐明其工作原理很有必要。
中年阿甘·2024-01-18 13:48

高通sm7250与765G芯片是什么关系?(一百八十一)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2024-01-18 11:29

【LabVIEW FPGA入门】FPGA中的数学运算

数值控件选板上的大部分数学函数都支持整数或定点数据类型，但是需要请注意，避免使用乘法、除法、倒数、平方根等函数，此类函数比较占用FPGA资源，且如果使用的是定点数据或单精度浮点数据仅适用于FPGA终端。
東方神山·2024-01-18 08:16
上一页 11 12 13 14 15 16 17 18 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他