E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
译码
EDA数字钟(二)
Digclk2.消抖模块Filter3.移位输入模块Set_time4.计数模块Count5.计数器分频模块Div_cnt6.计时模块Time_cnt7.整点报时模块H_alarm8.扫描模块Scan9.
译码
模块
Mr_Stutter
·
2023-01-08 15:13
Verilog
fpga开发
基于C++实现的赫夫曼编
译码
器开发
(一)Huffman树11.Huffman树简介12.Huffman树的构造1(二)Huffman编码21.Huffman编码简介(来源于百度百科)22.Huffman编码的实现2(三)Huffman
译码
biyezuopin
·
2023-01-08 08:21
c++
赫夫曼
编译码器
源码
课程设计
matlab m序列,m序列(M序列与m序列区别)
但是可供使用的跳频图案少,互相关特性不理想,又因它采用的是线性反馈逻辑,就容易被敌人破
译码
的.M序列是非线性序列,可用的跳频图案很多,跳频图案的密钥量也大,并有较好的自相关和互相关特性,所以它是较理想的跳频指令码
熊江乔
·
2023-01-08 07:45
matlab
m序列
关于对编码器和
译码
器的理解
编码器是具有编码功能的逻辑电路,它的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码。编码器分为普通编码器和优先编码器。首先来介绍普通编码器,在普通编码器中任何时刻只允许输入一个编码信号,否则输出将发生混乱。优先编码器:允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时,优先编码器能按预先设定的优先级别,只对其中优先权最高的一个进行编码。我们举一个例子来形象地解释编码器
今天的大风
·
2023-01-07 14:19
单片机
学习
软件设计师学习纲要
2.计算机系统组成示意图:指令寄存器程序计数器地址寄存器指令
译码
器3.数据表示:原码、反码、补码、移码。
WANTO Lee
·
2023-01-07 12:56
Densely Connected Pyramid Dehazing Network(DCPDN)
基于密集网络能够最大化不同层次特征的信息流的思想,提出了一种新的基于多级金字塔池模块的保边密连编
译码
器结构,用于估计传输映射。该网络利用新引入的边缘保持损失函数进行优化。
zhangmeili_9
·
2023-01-06 18:03
深度学习
计算机视觉
神经网络
基于matlab的COFDM调制系统性能仿真,采用DVB-T标准,符号同步,频偏估计,LDPC编
译码
,信道估计
UP目录一、理论基础1.1DVB-T标准1.2COFDM符号同步1.3COFDM频偏估计1.4LDPC编
译码
1.5信道估计
fpga和matlab
·
2023-01-06 17:54
★MATLAB算法仿真经验
板块1:通信与信号处理
板块4:编码译码
matlab
COFDM调制
DVB-T标准
符号同步
LDPC编译码
【数字钟实验1】logisim
开始做实验的时候也才刚刚学完时序逻辑那一章,计数器提都没提过(笑死我怀疑老师是特意这么安排的),而且logisim完全不会用,隧道什么的根本不懂【这也就导致了我后面没有力气做外观封装了,累了♀️】最终实现的是静态显示(6个7段
译码
器分别显示数字
Atopos_Yu
·
2023-01-06 16:43
fpga开发
matlab wav分析,【求助】如何分析wav文件
我用的是DTMF
译码
,不知道是否与你要求的一样.function[telnum]=fft256_detDTMF(filename,dataN)%*****************************
张观鱼
·
2023-01-06 13:29
matlab
wav分析
CD4532 8-3线优先编码器以及应用
CD45328-3线优先编码器以及应用目标一片CD4532构成8-3线编码器两片CD4532串行构成16-4线
译码
器一.一片CD45232设计思路采用逻辑电路的行为级建模,参考CD4532的功能表,运用
爱学习的岳岳
·
2023-01-06 07:56
Verilog
verilog——74HC4511七段显示
译码
器
Verilog——74HC4511七段
译码
器74HC4511的仿真设计思路采用行为级建模,根据74HC4511的功能表编程即可。
爱学习的岳岳
·
2023-01-06 07:56
Verilog
NodePlayer.js正式支持SIMD解码加速
以加法指令为例,单指令单数据(SISD)的CPU对加法指令
译码
后,执行部件先访问内存,取得第一个操作数;之后再一次访问内存,取得第二个操作数;随后才能进行求和运算。
illuspas
·
2023-01-05 19:16
Web
javascript
开发语言
ecmascript
数字IC实践项目(1)——简化的RISC_CPU设计(经典教材中的开山鼻祖)
RISC_CPU设计写在前面的话项目简介和学习目的CPU简介RISC_CPU内部结构和Verilog实现时钟发生器指令寄存器累加器算术运算器数据控制器地址多路器程序计数器状态控制器主状态机外围模块地址
译码
器
HFUT90S
·
2023-01-05 09:36
数字IC经典电路设计和实践项目
fpga开发
学习记录:FSMC—扩展外部SRAM
目录一、SRAM控制原理1.1、型号为IS62WV51216的SRAM芯片外观:1.2、SRAM芯片的内部功能框架:1.2.1、SRAM的存储矩阵:1.2.2、地址
译码
器、列I/O及I/O数据电路1.2.3
Bitter tea seeds
·
2023-01-04 21:23
STM32学习笔记
学习
单片机
stm32
基于Multisim的电子钟仿真
目录1.内容与要求2.系统总体设计方案3.系统各模块简述4.系统各单元电路设计4.1显示电路4.2计时器及
译码
电路4.2.1
译码
电路4.2.2计时电路4.3整点报时电路4.4校时电路5.元器件的选择依据及其相关技术参数的计算
骑神马驾浮云
·
2023-01-04 21:21
数字电路与FPGA设计
硬件工程
24秒计时器
同时选择(74LS47)作为BCD码
译码
器来对7段数码显示管进行
译码
驱动,两个七段共阳数码显示管进行显示。采用计时器(NE555)制成的多谐振荡器,进行秒脉冲的输入。
大嘴巴子Pro
·
2023-01-04 21:35
设计模式
硬件工程
硬件架构
pcb工艺
第七章 算术操作指令的实现
可以分为三类,分别介绍如下:(1)简单算数操作指令共有15条,包括加法、减法、比较、乘法等指令,这些指令在流水线执行阶段都只需要一个时钟周期,而且实现思路很直观,与第4章添加逻辑操作指令类似,只需修改
译码
阶段的
小刘真的很努力
·
2023-01-04 21:23
芯片
自己动手写CPU
单片机
cpu
verilog
芯片
嵌入式硬件
极化码自适应CA-SCL
译码
(极化码
译码
)
我们知道最初极化码提出来是运用SC
译码
,但短码和中等长度其
译码
性(误码率)能不如LDPC码码,,为了提升有限长度极化码的
译码
性能,我们主要从
译码
器的性能和极化码的纠错性能来考虑。
小小白n号
·
2023-01-04 18:43
极化码
【信息论与编码 沈连丰】第四章:离散信源的信源编码
离散信源的信源编码第四章离散信源的信源编码4.1信源编码的模型4.2信息传输速率和编码效率4.3单义可译定理4.4无失真信源编码定理4.5几种典型的信源编码方法4.6汉字编码方法及其讨论4.7图像的信源编码4.8误码对信源
译码
的影响第四章离散信源的信源编码信源编码的含义
傻fufu滴人儿~
·
2023-01-04 13:34
信息论
编码
安全
算法
【信息论与编码 沈连丰】第五章:离散信道及其信道编码
【信息论与编码沈连丰】第五章:离散信道及其信道编码第五章离散信道及其信道编码5.1信道的分类及其描述5.2无扰离散信道的传输特性5.3有扰离散信道的传输特性5.4
译码
准则5.5有扰离散信道的信道编码定理
傻fufu滴人儿~
·
2023-01-04 13:34
信息论
编码
安全
算法
关于SOC和MCU的区别
CPU从存储器或高速缓冲存储器中取出指令,放入指令寄存器,并对指令
译码
,并执行指令。
xiazhongzhou
·
2023-01-01 09:48
嵌入式
cpu
操作系统
夏宇闻《Verilog数字系统设计教程》 - 第13章 设计可综合的状态机的指导原则
第13章设计可综合的状态机的指导原则13.1用VerilogHDL语言设计可综合的状态机的指导原则因为大多数FPGA内部的触发器数目相当多,又加上独热码状态机(onehotstatemachine)的
译码
逻辑最为简单
Yaellll
·
2022-12-31 12:53
Verilog
verilog
有限状态机设计(Verilog HDL)
一、有限状态机-基本概念有限状态机(FiniteStateMachine,FSM)是电路设计的经典方法,通常可以认为是组合逻辑和寄存器逻辑的组合,其中组合逻辑用于状态
译码
和产生输出信号,寄存器用于存储状态
m0_51294753
·
2022-12-31 12:53
笔记
fpga开发
嵌入式硬件
图神经网络-学习日志3
d大小的向量/嵌入节点之间嵌入程度的相似性–》节点在网络中的相似性它可以用于许多任务:节点在网络中的相似性-----相似度函数------》节点之间嵌入程度的相似性这里使用最简单的解码器:点积最简单的
译码
方式
小博Robert
·
2022-12-31 09:57
GNN
神经网络
学习
深度学习
信息论复习四:信源编码
首先了解编码的概念,然后了解码的种类,其中等长非奇异码是唯一可
译码
,即时码也是唯一可
译码
。
菜yuan~
·
2022-12-30 14:50
信息论
复习
算法
学习
基于64QAM调制解调的LDPC编
译码
算法误码率matlab仿真
目录1.算法描述2.仿真效果预览3.MATLAB核心程序4.完整MATLAB1.算法描述LDPC
译码
从
译码
算法的实现角度可以将
译码
类型分为硬判决
译码
和软判决
译码
两种类型。
我爱C编程
·
2022-12-29 15:52
Matlab编译码
matlab
64QAM调制解调
LDPC编译码
matlab源码
基于MATLAB的LDPC编
译码
仿真,调制为64QAM
部分源码:%首先加载G,HclearallloadG.mat;loadH.mat;max_iter=50;L_frame=size(G,1);n_frame=100;start=0;step=2;finish=12;r=size(G,1)/size(G,2);M=6;Es=42;%一个64QAM符号能量也是信号功率Eb=Es/M;plot_pe=[];Q=1;%err_list_index=1;%
fpga和matlab
·
2022-12-29 15:49
MATLAB
板块4:编码译码
板块1:通信与信号处理
matlab
开发语言
LDPC
64QAM
基于LDPC编
译码
的长距离SC-OFDM通信链路matlab仿真
目录一、理论基础二、MATLAB仿真程序三、仿真结果一、理论基础VPI光通信系统模拟软件支持灵活的多速率传输系统,通过这个软件,用户可以从基本的光子元素向上层建立模型,如有源和无源波导、定向耦合器、分路器、MMIs、星型耦合器及微环谐振器等。VPI可应用于新型无源集成电路、可调谐激光器及多层半导体器件等应用的模拟设计,新的功能引入了无源PIC元素模块。最新版本的VPI软件可设计高速光传输系统,同时
fpga和matlab
·
2022-12-29 15:49
MATLAB
板块4:编码译码
matlab
开发语言
LDPC
SC-OFDM通信链路
基于matlab的LDPC编
译码
误码率仿真,调制方式为64QAM
目录1.算法概述2.仿真效果3.MATLAB仿真源码1.算法概述“LDPC编
译码
低密度校验码(LDPC码)是一种前向纠错码,LDPC码最早在20世纪60年代由Gallager在他的博士论文中提出,但限于当时的技术条件
Simuworld
·
2022-12-29 15:47
MATLAB仿真案例
matlab
LDPC编译码
64QAM
matlab程序设计
matlab源码
通过matlab对比规则LDPC和非规则LDPC的误码率
它的性能逼近香农极限,且描述和实现简单,易于进行理论分析和研究,
译码
简单且可实行并行操作,适合硬件实现。LDPC码可以通过校验矩阵H来唯一确定
我爱C编程
·
2022-12-28 13:08
Matlab编译码
matlab
非规则LDPC
规则LDPC
模型机设计(VERILOG)-指令
译码
器与ALU
前言组合电路的部分只要根据功能和给定的端口进行设计即可。需要注意的主要是1.避免生成latch锁存器,如果编译后提示电路存在锁存器,就需要检查代码消除锁存器。2.不要轻易使用高阻态,高阻态的概念在实现前期部件时可能未学习,前面的几个部件通常不会产生这个问题,后面遇到这个问题还会具体说明高阻态什么时候使用。组合电路可以使用always语句也可以使用assign语句实现。使用两种语句生成电路的资源消耗
A橙_
·
2022-12-25 17:36
电路电子
fpga开发
数电课设,数电特殊字符大全(UC,AP,CL,rh)含原理图
本设计主要的是以NE555构成频率为1HZ的脉冲信号,74LS161为计数器,通过74LS48显示
译码
器和门电路实现目标功能,循环演示:0、1、2、…、9、U、C,蜂鸣一声重复。
鲨鱼是萌新
·
2022-12-25 13:34
单片机
stm32
嵌入式硬件
基于polar码和SCMA的多用户检测的联合检测
译码
matlab仿真,polar采用SCAN软
译码
,SCMA用MPA算法
目录1.算法描述2.仿真效果预览3.MATLAB核心程序4.完整MATLAB1.算法描述构造的核心是通过信道极化(channelpolarization)处理,在编码侧采用方法使各个子信道呈现出不同的可靠性,当码长持续增加时,部分信道将趋向于容量近于1的完美信道(无误码),另一部分信道趋向于容量接近于0的纯噪声信道,选择在容量接近于1的信道上直接传输信息以逼近信道容量,是唯一能够被严格证明可以达到
我爱C编程
·
2022-12-23 09:29
Matlab通信和信号
Matlab编译码
matlab
polar码
SCAN软译码
MPA算法
多用户检测
哈夫曼树及其应用
哈夫曼树及其应用一、哈夫曼树1.哈夫曼树:2.哈夫曼树算法实现(1)存储结构:(2)算法实现:建立哈夫曼树:select函数:3.哈夫曼编
译码
(1)概念:(2)哈夫曼编码的算法实现:树的带权路径的长度:
西邮彭于晏
·
2022-12-22 14:52
基础知识
笔记
数据结构
算法
Time Series Anomaly Detection with Multiresolution Ensemble Decoding(AAAI2021)
在本文中,我们提出了一种简单而有效的循环网络集成,称为多分辨率集成
译码
循环自编码器(RAMED)。
西西弗的小蚂蚁
·
2022-12-22 07:57
时间序列聚类
人工智能
大数据
深度学习
MIPS指令集单周期CPU兼Verilog学习
1.单周期CPU原理(单个时钟周期内的操作):(1)取指,PC+4(2)
译码
(3)取操作数,ALU运算(4)访存(MEM)(5)写回(RegWr)将每一级操作抽象为CPU中的若干个模块:(1)指令读取模块
相当乏善
·
2022-12-21 11:45
Verilog
学习
fpga开发
在VIVADO上实现的非常简易的RISC-V CPU设计(来自《Verilog数字系统设计》夏宇闻著)
4.RISCCPU的结构:三、各模块设计:1.时钟发生器:2.指令寄存器:3.累加器:4.算数运算器:5.数据控制器:6.地址多路器:7.程序计数器:8.状态控制器:9.地址
译码
器:10.rom和ram
Jefferymeng
·
2022-12-21 11:06
fpga
fpga开发
transformer与vit代码阅读
tansformer如上图所示左半部分为编码器,右半部分为
译码
器。整个代码也从将这两部分代码拆解开。
你饿了嘛??
·
2022-12-20 15:11
python
数电实验一——组合逻辑电路
实验目的与要求实验一:简单组合逻辑电路设计实验目的(1)了解复合逻辑门的逻辑功能;(2)熟悉
译码
器的工作原理和使用方法,熟悉数码管的工作原理及使用方法;(3)熟悉数据选择器的工作原理和使用方法,掌握数据选择器的逻辑功能和测试方法
桶的奇妙冒险
·
2022-12-18 14:42
数字电路实验
fpga开发
(2,1,2)卷积码BCJR
译码
matlab仿真
文章目录前言一、卷积码1.1卷积码状态转移图1.2分支度量1.3前向状态度量1.4后向状态度量1.5比特似然计算二、仿真代码1.设置仿真参数2.仿真所需系统对象3.定义星座点,用于计算软信息4.模拟通信链路1.5仿真结果图1.6自定义接收比特似然比函数1.7自定义max*()函数三、仿真结果总结前言仿真(2,1,2)卷积码的性能,每个码块信息比特长度为1000,要求编码最终状态归0。要求输出的结果
beryl4134
·
2022-12-18 08:09
信息处理与编码
matlab
《自己动手写CPU》学习记录(9)——第7章/Part 2
目录引言致谢流水线暂停指令说明madd、maddu、msub、msubu设计宏定义文件程序计数器模块
译码
模块执行模块访存模块HILO寄存器模块通用寄存器模块流水线控制模块程序ROMMIPS32顶层MIPS32SOPC
在路上,正出发
·
2022-12-16 11:53
CPU
MIPS32
Verilog
编译环境GNU
MIPS
《自己动手写CPU》学习记录(7)——第6章
目录引言致谢指令说明数据相关问题设计宏定义
译码
模块执行模块HILO寄存器顶层模块仿真仿真代码仿真结果引言随章节进度继续推进,本章继续实现移动指令等其他操作指令。
在路上,正出发
·
2022-12-16 11:23
CPU
MIPS32
IC
Verilog
《自己动手写CPU》学习记录(8)——第7章/Part 1
目录引言致谢指令说明add、addu、sub、subu、slt、sltuaddi、addiu、slti、sltiuclo、clzmultu、mult、mul设计宏定义
译码
模块指令执行模块仿真仿真程序仿真结果引言随章节进度继续推进
在路上,正出发
·
2022-12-16 11:23
CPU
IC
Verilog
MIPS32
《自己动手写CPU》学习记录(6)——第5章/Part 2
目录引言致谢指令说明逻辑指令and、or、xor、norandi、xorilui移位指令sll、sllv、sra、srav、srl、srlv空指令nop、ssnop、sync、pref指令实现宏定义添加指令
译码
模块修改指令执行模块修改功能验证逻辑运算验证代码仿真波形移位运算验证代码仿真波形引言随章节进度继续推进
在路上,正出发
·
2022-12-16 11:22
CPU
MIPS
Verilog
哈夫曼树构建、编码、
译码
C++实现
这里就不仔细讲哈夫曼树的原理了,资料很多,网上和书籍都是有的,主要讲一下如何实现构建哈夫曼树和编码
译码
的操作!
利刃Cc
·
2022-12-15 00:50
数据结构与算法
c++
算法
数据结构哈夫曼树实验报告
实验步骤1.实验问题分析程序是通过利用二叉树结构实现哈夫曼编码和
译码
,并且程序需具有以下要求:(
Nancy-sn
·
2022-12-12 07:58
数据结构
数据结构
霍夫曼树
算法
STC学习:八位数码管动态扫描
程序相关电路及工作原理说明1.LED数码管电路段选信号:P0[7…0]位选信号:P2[2…0]
译码
使能:P2.3非2.LED数码管引脚定义3.工作原理P0口的8位输出分别控制1个LED数码管的7段和一个小数点
布布要成为最负责的男人
·
2022-12-12 01:09
STC
单片机
物联网
卷积码编码和
译码
c语言,卷积码编码和
译码
.doc
卷积码编码和
译码
PAGE2No.15(2,1,3)卷积码的编码及
译码
摘要:本报告对于(2,1,3)卷积码原理部分的论述主要参照啜刚教材和课件,编程仿真部分绝对原创,所有的程序都是在Codeblocks8.02
weixin_39628041
·
2022-12-11 12:22
卷积码编码和译码c语言
《自己动手写CPU》学习记录(5)——第5章/Part 1
目录引言致谢流水线的数据相关问题问题分析RAW类型1、相邻指令数据相关2、间隔1条指令数据相关3、间隔2条指令数据相关修改后的代码
译码
模块指令执行模块顶层模块测试测试代码生成.data初始化文件仿真结果引言随章节进度继续推进
在路上,正出发
·
2022-12-09 19:21
MIPS32
CPU
Verilog
《自己动手写CPU》学习记录(3)——第4章/Part 1
目录引言致谢平台ori指令流水线结构建立模型简单的MIPS五级流水线结构设计宏定义程序计数器
译码
通用寄存器指令执行内存访问指令ROM顶层文件处理器顶层SOPC顶层功能仿真TestBench仿真结果执行时间时序细节引言本篇学习书本的第四章
在路上,正出发
·
2022-12-09 19:19
MIPS32
CPU
IC
Verilog
上一页
10
11
12
13
14
15
16
17
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他