CLK

[大数据学习之ClickHouse]05-ClickHouse之SQL操作

传统关系型数据库支持的SQL语句,CLK基本都支持1.insert语法一致,不过多做讲解2.UpDate/DeleteCLK支持修改和删除操作,但是不支持事务,并且语法和传统数据库有区别,删除和修改用的比较少一点删除
阿月.·2023-11-24 01:08

【STM32】TF卡&&FTA32文件系统

一、SD卡介绍1.SD简介本质：NandFlash+控制芯片2.SD卡存储容量等级3.FAT文件系统的使用4.SD卡速度等级5.SD卡驱动方式1.SDIO&&SD1）SDIO接口通信线：CLK/CMD/
m0_63077733·2023-11-23 09:47

STM32 寄存器配置笔记——USART配置 打印

以stm32f10为例，将PA9、PA10复用为USART功能，使用HSEPLL输出72MHZ时钟APB2clk不分频提供配置9600波特率。
努力-养家·2023-11-22 06:22

【STM32】STM32下载程序出现Invalid ROM Table

问题现象在STM32F429平台使用Jlink下载，只接了VCC、SWIO、CLK、GND4条线，出现InvalidROMTable错误提示。
ZHONGCAI0901·2023-11-22 05:08

ZYNQ_project:lcd_pic_400x400

模块框图：时序图：代码：moduleclk_div(inputwiresys_clk,inputwiresys_rst_n,inputwire[15:0]lcd_id,outputregclk_lcd,
warrior_L_2023·2023-11-22 05:58

LM小型可编程控制器软件（基于CoDeSys）笔记三：上升沿触发

这里写的逻辑关系表达式是这样理解的输出q=输入clk和m进行与非运算的结果中间值m=前一次输入clk的值（其实这个逻辑关系并不准确，因为由0变1为上升沿，由1变0为下降沿，这个逻辑关系式要加上后面的文字作为补充才算准确
Gutie_bartholomew·2023-11-22 02:04

Win11+Modelsim SE-64 10.6d搭建UVM环境

moduledut(clk,rst_n,rxd,rx_dv,txd,tx_en);inputclk;inputrst_n;input[7:0]rxd;inputrx_dv;outpu
一只迷茫的小狗·2023-11-21 00:02

uart控制led与beep

modulearbit(inputwiresys_clk,inputwiresys_rst_n,inputwirepi_flag,inputwire[7:0]pi_data,outputregled_flag
warrior_L_2023·2023-11-21 00:32

【STM32】W25Q64 && SPI（串行外设接口）

blog.csdn.net/weixin_44575952/article/details/1241820111.SPI介绍同步（有时钟线），高速，全双工（数据发送和数据接收各占一条线）1）SCK:时钟线-->SCLK，CLK
m0_63077733·2023-11-20 20:51

ZYNQ_project:LCD

h008080701650Mhz1024*600//24'h000080438433Mhz800*480//24'h800080101870Mhz1280*800*/modulerd_id(inputwiresys_clk
warrior_L_2023·2023-11-20 14:41

改了一个Arduino用的快速LCD5110库 (2016-09-21 09:21:56)

引脚方面的话，需要使用Arduino的MOSI和SCK脚来连接5110的DIN脚和CLK脚，其他脚随意接。效果比较显著，速度快了5倍。举例来说，LCD5110::u
沧海一声笑的DIY宇宙·2023-11-20 14:33

利用PA0引脚连接的Button来控制连接到PC5上的LED的状态取反，试写出PA0和PC5的初始化函数GPIO_Config()。

voidGPIO_Config(void){GPIO_InitTypeDefGPIO_InitStruct;__HAL_RCC_GPIOA_CLK_ENABLE();__HAL_RCC_GPIOC_CLK_ENABLE
小码1111·2023-11-20 10:03

数电和Verilog-时序逻辑实例二：移位寄存器

设计模块//文件路径：a.15/src/shifter.vmoduleshifter(clk,rst_n,load_enable,load_data,dout);inputclk;inputrst_n;
程序员Marshall·2023-11-20 04:16

S32K144之时钟

2，时钟介绍1、内核时钟(CORE_CLK)2、总线时钟(BUS_CLK)3、FLASH时钟4、外设时钟，外设时钟就有比价丰富的时钟选择，包括了：SPLLDIV1_CLK、SPLLDIV2_CLK、FIRCDIV1
zhengyad123·2023-11-20 04:29

GEM5 Garnet DVFS / NoC DVFS教程：ruby.clk_domain ruby.voltage_domain

简介gem5中的NoC部分是Garnet实现的，但是Garnet并没有单独的时钟域，而是保持ruby一致，要做noc的DVFS，便是要改ruby的改电压#这里只是生成一个随便变量名，存一下值。改是和频率一起的userssaved_voltage_domain=VoltageDomain(voltage=options.sys_voltage)userssaved_voltage_domain=Vo
yz_弘毅道远·2023-11-19 23:33

TM1640的驱动及代码

的驱动及代码驱动TM1640其实并不困难，我们只需注意1640通讯时的电平变化，及数据传输规律首先我们可以看到1640的数据手册，（完整代码点击文章末分享链接，自行查找）注意数据的输入条件和结束条件，输入条件是CLK
卤味瓜子·2023-11-19 16:44

STM32-TM1640-点数码管计数

功能说明1、两个GPIO进行通信，GPIOA_PIN–DIN；GPIOA_PIN1—CLK。2、通信方式主要是串行通信方式，通信方式软件编写：读懂时序图，包括起始位、数据位、结束位。
哆啦dd·2023-11-19 16:42

STM32F4 CAN驱动配置，以及SEG1,SEG2的最佳配置

速率的情况下，将CAN配置为500KBps.voidcan_init(void){GPIO_InitTypeDefGPIO_InitStruct;//开启GPIOA和CAN1时钟__HAL_RCC_GPIOA_CLK_ENABLE
双古·2023-11-19 12:24

液晶屏MIPI接口与LVDS接口区别（总结）

LVDS接口、MIPIDSIDSI接口（下文只讨论液晶屏LVDS接口，不讨论其它应用的LVDS接口，因此说到LVDS接口时无特殊说明都是指液晶屏LVDS接口），它们的主要信号成分都是5组差分对，其中1组时钟CLK
pan0755·2023-11-16 18:02

Planck-pi fbtft 驱动移植ST7735屏

##修改设备树在suniv-f1c100s.dtsi添加Planck-pi的SPI0管脚（PC0->CLK,PC1->CS,PC2->MISO,PC3->MOSI）spi0_pins:spi0-pins
liangchen_first·2023-11-15 19:43

FPGA 学习-边沿检测技术

没有复位的情况下，正常的工作流程如下：（1）D触发器经过时钟clk的触发，输出trigger信号，保存了t0时刻的信号。
Hack电子·2023-11-15 14:06

ZYNQ_project：ram_dual_port

伪双端口ram：写端口：clk_w,en_A,we_A,addr_A,din_A;读端口:clk_r,en_B,addr_B;dout_B.设计读写模块，写入256个数据，再读出256个数据。
warrior_L_2023·2023-11-15 11:05

CLK_CFG_AD9516时钟芯片（配置代码使用说明）

目录1概述2例程功能3例程端口4数据时序5注意事项6调用例程7附录（代码以及寄存器）1概述本文用于讲解CLK_CFG_AD9516例程配置代码的使用说明，方便使用者快速上手。
风中月隐·2023-11-15 09:19

STM8学习笔记二----CCO输出

代码如下：#include"led.h"#include"stm8s.h"#include"stm8s_clk.h"#include"stm8s_gpio.h"
永远的公牛·2023-11-14 22:38

11.9乘法器实验总结（流水线，for移位）

for循环乘法器流水线乘法器仿真的时候，注意把clk设置一个初始值分析报告电路图分析:比对两种实现方式的RTL级电路图可以发现，for循环的乘法器本质为转为不断的循环累加，故最终电路长度很长，取决于循环
CQU_JIAKE·2023-11-14 05:45

VGA 分辨率参数

name="XXXXX_VGA_800x600@60",.width=800,.height=600,.hfp=50,.hbp=179,.hsw=27,.vfp=1,.vbp=24,.vsw=3,.pxl_clk
CH_Qing·2023-11-13 21:39

Verilog 学习第五节（串口接收部分）

小梅哥串口部分学习part2串口通信接收原理串口通信接收程序设计与调试巧用位操作优化串口接收逻辑设计串口接收模块的项目应用案例串口通信接收原理在采样的时候没有必要一直判断一个clk内全部都是高/低电平，
Pluviophile_miao～·2023-11-13 20:11

达芬奇pro的FPGA学习笔记3--添加testbench文件、仿真

小灯闪烁实验(主要参考正点原子的例程)因为考虑到需要计数的数值较大，所以将计数减少，这样可以更好的进行仿真，下面的代码是修改后的Verilog的设计文件moduleled_twinkle(inputsys_clk
爱发明的小兴·2023-11-13 11:17

Xilinx DDR3 MIG系列——ddr3控制器的时钟架构

本节目录一、ddr3控制器的时钟架构1、PLL输入时钟——系统时钟system_clk2、PLL输出时钟——sync_pulse、mem_refclk、freq_refclk、MMCM1的输入时钟3、MMCM1
小灰灰的FPGA·2023-11-13 09:05

ZYNQ_project:IP_ram_pll_test

模块框图：代码：moduleip_top(inputwiresys_clk,inputwiresys_rst_n,outputwire[7:0]douta,outputwireclk_100Mhz,outputwireclk
warrior_L_2023·2023-11-12 19:22

串行外设接口（Serial Peripheral Interface, SPI）

SlaveSelectRegister（MSTR）ClockPolarity（CPOL）与ClockPhase（CPHA）CPHA的意义1.3.SPI与UART的区别2.架构2.1.spi2.2.baud_clk_gen3
Starry丶·2023-11-12 10:51

STM32-EXTI

/voidMX_GPIO_Init(void){GPIO_InitTypeDefGPIO_InitStruct={0};/*GPIOPortsClockEnable*/__HAL_RCC_GPIOA_CLK_ENABLE
gxt_kt·2023-11-12 07:20

rt-thread studio中添加lan8720网络驱动

新建工程第一步当然是关心芯片各个总线的系统时钟啦，打开driver文件下的drv_clk.c文件修改#defineDBG_LVLDBG_INFO为#defineDBG_LVLDBG_LOG打印出系统时钟编译
love潇潇熊·2023-11-11 21:14

微服务架构下，如何实现分布式跟踪？

utm_source=infoq&utm_medium=related_content_link&utm_campaign=relatedContent_articles_clk前段时间，我们有发布过一篇题为
郭龙_Jack·2023-11-11 06:58

verilog D触发器

只有时钟clk：Q由D控制，Q=D，但在clk时钟上升沿才会改变//2022-1-27verilog学习//D触发器`timescale1ns/10psmoduledff1(clk,d,q);inputclk
踩坑记录·2023-11-10 23:42

软件模拟SPI协议的理解和使用编写W25Q64

输出引脚为推挽输出，输入引脚为浮空或上拉输入如上图所示：初始状态下，CS需要拉高CLK模式0的时候拉低，模式3的时候拉高然后读/写数据状态时CS拉低如果
房东的哈士奇·2023-11-10 22:53

APM32F0XX/STM32F0XX停机模式功耗测试

STOPmodevoidEnter_Low_Power_Mode(void){__HAL_RCC_PWR_CLK_ENABLE();HAL_PWR_EnterSTOPMode(PWR_LOWPOWERREGULATOR_ON
hello world 2012·2023-11-10 20:07

FPGA数据的串并之间的转化

具体代码如下：//4位的输出，最高位一次输出，并行转串行输出always@(posedgem_clk)//串行译码输出begindataout<=out_buff[3
一枚努力的程序猿·2023-11-10 13:37

通过FPGA实现RGB转HSV的图像处理功能

1.问题描述：2.部分程序：//Hcal_Hcal_H_u(.i_clk(~i_TxClk),.i_rst(i_rst),.i_LVAL(w_LVAL),.i_Vmax(w_Vmax),.i_Vmin(
fpga和matlab·2023-11-10 07:37

RT-Thread LoRa组件学习

本文主要讲解如何在rt-thread使用LoRa组件相关内容1.硬件以及软件相关描述硬件：stm32f103+LoRasx1278spi1cs----PA4clk---PA5miso---PA6mosi
玩转物联网·2023-11-09 18:52

S5PV210裸机(八):I2C

I2C物理接口：SCL+SDASCL：时钟线传输CLK信号(KHz)SDA:数据线传输通信数据通信特征：串行、同步、非差分、低速率主设备发起通信,从设备按照I2C协议接受信息并响应同一设备可以是主设备,
菜_小_白·2023-11-09 14:58

FPGA的学习：5分频的实现

`timescale1ns/1nsmoduledivider_five(inputwiresys_clk,//系统时钟50Mhzinputwiresys_rst_n,//全局复位outputregclk_flag
石小舟·2023-11-09 11:26

八分频FPGA设计

八分频FPGAVerilog设计顶层模块modulesiv(clk,pwm);inputclk;outputregpwm;reg[2:0]c;always@(posedgeclk)beginc<=c+1
Mr. Qu·2023-11-09 11:56

通用奇数分频FPGA设计

奇数分频FPGA设计--完整Verilog程序为CSDN资源的clk_div3模块部分核心程序：仿真结果：小结：上述程序思路。
时间看得见·2023-11-09 11:22

5分频【FPGA】

从第一个晶振开始：5分频：2.5晶振高电平，2.5晶振低电平clk1是3+2clk2是2+3需要clk2下降沿【拉低】clk1上升沿【拉高】clk_out=clk1&clk2;推荐5分频：
cfqq1989·2023-11-09 11:12

ZYNQ_project:key_led

实验目标：模块框图：时序图：代码：`include"para.v"modulekey_filter(inputwiresys_clk,inputwiresys_rst_n,inputwire[`key_length
warrior_L_2023·2023-11-08 20:38

ZYNQ_project:key_beep

模块框图：时序图：代码：/*1位按键消抖*/modulekey_filter(inputwiresys_clk,inputwiresys_rst_n,inputwirekey_in,outputregkey_flag
warrior_L_2023·2023-11-08 20:36

【Proteus仿真】【Arduino单片机】数码管显示

二、软件设计/*作者：嗨小易（QQ：3443792007）*/#defineCLK2#defineDIO3#include"GyverTM1637.h"GyverTM1637disp(CLK,DIO);
Hai小易·2023-11-08 14:46

MCU踩坑记录：SWD复用为GPIO使用，Jflash连不上的问题

用了某款MCU，由于项目需要用的gpio比较多，只能将SWD烧写口SWD_CLK和SWD_DIO复用为gpio使用。
fanchenxinok·2023-11-08 06:32

fpga学习——移位寄存器

1.移位寄存器代码moduleex_shift(inputwirelvds_clk,inputwirerst,inputwirelvds_d,outputreg[7:0]lvds_o);reg[7:0]
鱼没有脚.·2023-11-08 02:20
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他