CLK

从锁存器到触发器

RS锁存器RS锁存器由基本RS加了控制电平构成，图中不应该是clk，这里是latch，电平敏感。当clk为0时，锁存Q自己构成二稳态，不受RS影响。
黑心的一涛·2023-09-10 20:36

zynq更换ps的输入时钟频率

在uboot中，主要修改设备树有两个地方，cpu的修改完全是因为ps-clk被修改，因为锁相环是倍频再分频，不一定能达到33M的主频。修改完成后编译uboot，烧录再启动，发现串口全是
雨之小·2023-09-10 08:28

EagleSDR USB HAT FT600

测试代码很简单，参考了网上大佬的例程`timescale1ns/1nsmoduleFT600_stream(//PL时钟inputpl_clk,//PL端时钟//复位i
zkf0100007·2023-09-10 07:41

求问fpga呼吸灯

moduleLEDglow(clk,LED);inputclk;outputLED;reg[23:0]cnt;always@(posedgeclk)cnt<=cnt+1;reg[4:0]PWM;wire
小天才dhsb·2023-09-10 03:40

基于FPGA的图像二值化处理,包括tb测试文件和MATLAB辅助验证

1ps.............................................................................moduletest_image;regi_clk
简简单单做算法·2023-09-09 04:41

MII、RMII、SMII、GMII、RGMII、SGMII的区别

RXD[3:0],TXD[3:0],TX_ER,TX_EN,RX_ER,RX_DV,TX_CLK,RX_CLK,CRS,CPL,MDIO,MDC。
corlin工作室·2023-09-09 02:50

Xilinx IDDR与ODDR原语的使用

文章目录ODDR原语1.OPPOSITE_EDGE模式2.SAME_EDGE模式ODDR原语例化模板：ODDR#(.DDR_CLK_EDGE("OPPOSITE_EDGE"),//"OPPOSITE_EDGE"or"SAME_EDGE
C.V-Pupil·2023-09-08 09:11

基于A31s的AP6210驱动调试

按照《A31s平台wifi移植说明》的相关步骤配置完成在修改sys_config.fex的ap6xxx_clk_power="axp22_dldo4"后32.768K的时钟输出有了修改Wifi_pm_ap6xxx.c
滴水未满·2023-09-08 01:42

天问block-STC8G1K08A-LED

一、器材STC8G1K08ALED灯天问51：天问Block二、接线STC8LED灯VCCVCCGNDGNDP54IN三、程序代码#define_STC8#includeuint32sys_clk=24000000
创客@小白·2023-09-07 05:30

stm32

SPI，IIC的详解对比项UARTSPIIIC信号线数目UART一般由TXD、RXD、GND三根线组成，是一种异步传输协议SPI是四根线，分别是CS（片选）、MOSI（主发从收）、MISO（从发主收）、CLK
WHAT IF I SAID·2023-09-06 09:52

随机发生器硬件功能

RNG主要特性●提供由模拟量发生器产生的32位随机数●两个连续随机数的间隔为40个PLL48CLK时钟信号周期●通过监视RNG熵来标识异常行为（产生稳定值，或产生稳定的值序列）●可被禁止以降
我的老子姓彭·2023-09-05 00:20

第六讲赋值语句作业提交-20190723

分析题意1.clk周期为10ns;2.在测试样例中，ia=0，延时10ns；ib=1，延时30ns；3.oc=ia|ib，时钟上升沿跳变（本题理解为下降沿跳变）功能模块代码moduletri_assigenments
Xele·2023-09-04 20:17

FPGA的顶层文件调用方式（veliog HDL && Quart II）

如图所示：可以看到，新建.v文件后，和普通文件的写法一样，只不过在顶层文件中，input和output是外部输入的信号：clk来自时钟，key是按键，而sel
TaylorS_SF·2023-09-04 03:51

JTAG不能下载的问题Error (209040): Can‘t access JTAG chain

焊接成功的电阻值：1.2V2.5V3.3V对地，600-800欧姆T_CLK对地1kFTDO对地，5MF_TMS对地，1.6K，F_TDI对地，1.6K引脚之间2K-3K左右，FTDO除外。
pcjiushizhu·2023-09-04 00:31

微机原理 || 8253接口芯片知识点+4道经典例题+手写解题过程

（二）经典考题：【例1】:设8253端口地址为300H～303H，要求计数器2工作在方式5，二进制计数，CLK2=2MHz，OUT2=1KHz。试按上述要求完成8253的初始化。
MSY～学习日记分享·2023-09-02 19:26

linux C编程 获取系统时间

includeintclock_gettime(clockid_tclk_id,structtimespec*tp);structtimespec{time_ttv_sec;/*秒*/longtv_nsec;/*纳秒*/}clk_id
、、、、南山小雨、、、、·2023-09-02 15:27

RT-Thread 使用外部时钟

方法直接修改drv_clk文件中的system_clock_config()函数至于board.h中的#defineBSP_CLOCK_SOURCE("HSE")#defineBSP_CLOCK_SOURCE_FREQ_MHZ
BUG-HYB·2023-09-02 11:07

BlockRAM地址冲突问题

A端口的clk,wen,enA能信号是由软核提供的，B端口的时钟由FPGA提供,wen常低,enB
山音水月·2023-09-02 03:44

RT-Thread 自动初始化机制详解

RT-Thread自动初始化机制详解案例引入一般初始化嵌入式开发在初始化某个外设的时候大部分都是以下这种形式intmain(intargc,char*argv[]){clk_init();led_init
tyustli·2023-09-01 02:24

FPGA | Verilog仿真VHDL文件

entityGenericExampleisgeneric(DATA_WIDTH:positive:=8;--泛型参数：数据宽度ENABLE_FEATURE:boolean:=true--泛型参数：是否启用特定功能);Port(clk
Ruoyo176·2023-08-31 10:38

FPGA SPI 驱动程序

2.程序框架分解moduleadc7254_Ctrl(inputsys_clk,//systemclkc50Minputreset_n,//resetflaginputiData_a_in,//ADCtofpgainputiData_b_in
金_大虾·2023-08-31 10:37

【STM32】硬件IIC的缺陷

下面是我在测试中得到的几个结论：1、硬件I2C的CLK在50kHz及以下的情况下工作，不会出现任何情况下的卡住。
熟练的魔法师·2023-08-30 22:16

【verilog】FPGA 动态数码管显示

若移植请注意)结构图Verilog代码顶层测试代码moduletop(inputclk,inputrst,output[5:0]dig,output[7:0]dict);dig8_6dig8_6_1(.clk
搞IC的那些年·2023-08-30 21:43

【verilog】 FPGA倒计时器设计

然后对六个参数的当前值做出判断，并在下一个clk做出改变。当计满一秒，且秒的个位大于0时，—
搞IC的那些年·2023-08-30 21:43

testbech

一基础语法1初始化initial可以初始化信号，如clk,rst等信号都需要一个初始化值。#+数字表示等待一定时间后执行下一步操作，如下面的代码中rst初始化为0，10ns后置为1。
ThalesW·2023-08-30 08:26

【STM32学习记录】4、1.44寸TFT液晶屏显示字符、汉字和图片

液晶屏（下面会附上图片）点此下载完整工程==文末有惊喜，希望可以坚持看下去==4.1硬件设计在这里插入图片描述Pin引脚说明VCC电源正GND电源负NCnoconnect，不需要接线LED背光控制信号CLK
AXYZdong·2023-08-30 02:26

音频接口电路的PCB设计注意事项

其余走线要求如下：1、所有CLK信号建议串接22ohm电阻，并靠近RK3588放置，提高信号质量；2、所有CLK信号走线不得挨在一起，避免串扰；时钟信号需要全程独立包地，包地的走线间隔300mil以内必须打一个地过孔
凡亿教育·2023-08-29 16:43

全志R16平台修改I2C的CLK的频率

修改I2C的CLK的频率【适用范围】全志R16平台。【问题现象】I2C通讯经常性发生sunxi_i2c_do_xferincompletexfer错误。
DOT小文哥·2023-08-29 06:02

嵌入式培训—01.07

①SD卡（1）接口构成（标准SD9引脚）：1、VCC；2、VSS1/VSS2(TF卡无)；3、CLK；4、CMD；5、DAT[1~4];（2）流程：1、初始化部分（数据总线不工作，只有命令总线）；2、数据传输
SeanAC·2023-08-29 05:43

MSM8976平台配置PCM1 接口为slave模式

模块支持8khz16bit语音，其中CLK为256Khz。由于PCM同步信号分为两种，shortframe和long
Kai_Yan·2023-08-28 14:40

verilog中module、class、function、task、package、program的结构组成

1.module（模块）的结构组成：例如，上升沿D触发器：moduledff(din,clk,q);inputdin,clk;outputq;regq;always@(posedgeclk)q（端口1，
认真的jw·2023-08-28 12:29

STM32 CubeMX (H750)RGB屏幕 LTDC

、STM32CubeMX设置时钟树LTDC使能设置屏幕参数修改RGB888的GPIO二、代码部分效果RGB屏幕线束定义：一、STM32CubeMX设置时钟树这里设置的时钟，关于刷新速度举例子：LCD_CLK
无情大菜刀·2023-08-28 05:03

5-W806-RC522-SPI

main.c#include#include"wm_hal.h"#include"rc522.h"intmain(void){SystemClock_Config(CPU_CLK_160M);printf
会点灯的大力水手·2023-08-27 09:19

4-W806-MPU6050-IIC

include"wm_hal.h"#include"6050.h"shortAccel[3];shortGyro[3];floatTemp;intmain(void){SystemClock_Config(CPU_CLK
会点灯的大力水手·2023-08-27 09:49

FPGA学习日志——计数器counter

实验框图与波形图：实验代码modulecounter#(parameterCNT_MAX=25'd24_999_999)(inputwiresys_clk,inputwiresys_rst_n,outputregled
Chendy_00·2023-08-26 02:31

FPGA 计数器

时钟：50MHz（周期为20ns）计数值：2500*2（由0到2499）计数周期：20ns*5000=100000ns=100us=0.1ms模块代码：modulecounter(Clk,led,Rst_n
小狗爱晴天·2023-08-26 02:30

FPGA——计数器（分频器)(LED闪烁)设计流程

设计图解析控制时间的计算由以上分析编写代码功能仿真设计定义以设备50Mhz频率为例50msled翻转一次设计输出（画出设计图）注：本图主要分析计数器，led的反相器和低电平复位与计数器无关故先不看代码编写（根据上面设计图设计代码）设计图解析clk
小白变形计·2023-08-26 02:00

五、RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ 7020代码移植)

文章目录RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ7020代码移植)前言一、本文目标二、移植步骤1.建立文件2.建立v文件1.lcd_rgb_colorbar2.lcd_driver3.rd_id4.clk_div5
技术小董·2023-08-26 01:53

wavedrom

：连续data:表示前面已有数据的名称{name:'clk',wave:'p..HL.........'},{name:'test',wave:'x2.34=x|=1',data:['red','blue
万_大_帅·2023-08-24 22:04

Verilog语法学习——边沿检测

边沿检测代码moduleedge_detection(inputsys_clk,inputsys_rst_n,inputsignal_in,outputedge_rise,outputedge_down
灵风_Brend·2023-08-24 14:38

Clock Domain Crossing（CDC）跨时钟域

●F1属于clk1时钟域●Q1属于clk1时钟域的信号●F2属于clk2时钟域●Q2属于clk2时钟域的信号●Q1对于F2来说是异步信号●Q2对于F1来说是异步信号所有连接在clk1上的时序电路是同步的
拾陆楼·2023-08-24 12:54

为什么clock configuration找不到TIM6 TIM7基本定时器

有可能你使用的单片机型号本身不包含这2clk例如stm32f103r6只有TIM1TIM2TIM3其他的定时器都没有。值得一提的是。。。
geniusNMRobot·2023-08-24 01:57

电容测量仪

1.74ls160集成计数器引脚：1CLR-清零，2CLK-时钟，7ENP/CEP-计数控制端，9PE/LOAD-置位允许端，10CET/ENT-计数控制端，15TC/PCO-进位输出端。
豫-liu·2023-08-23 07:19

信号skew约束与检查---set_data_check/get_attr arrival

但这些信号都来自同一clkdomain，如果不在同一个clk-domain这些信号之间变化是没有先后顺序的就没必要做skew检查。
cy413026·2023-08-21 18:11

FPGA调试问题记录（软件无线电）

【DRCREQP-1712】输入信号clk不是来自普通的单端时钟信号。解决：方法1.IP核中将PLL的clk_in1的source参数修改为Globalbuffer
时空默契·2023-08-21 07:54

高云fpga.Tang Nano 4k(GW1NSR-4C)呼吸灯

-程序下载：装好驱动直接点这个就可以下载二、代码（如下三个文件）-顶层模块（文件main.v）moduletop_hdl(inputsys_clk,inputsys_rst_n,outputregled
啊？这...·2023-08-20 12:03

stm32红绿灯源代码示例（附带Proteus电路图）

;voidMX_GPIO_Init(void){GPIO_InitTypeDefGPIO_InitStruct={0};/*GPIOPortsClockEnable*/__HAL_RCC_GPIOB_CLK_ENABLE
geniusNMRobot·2023-08-20 08:11

【【典型电路设计之ROM 的 Verilog HDL 描述】】

这是verilog代码modulerom(dout,clk,addm,cs_n);inpu
ZxsLoves·2023-08-19 16:21

ADC模拟测试方法整理

ADC测试方法：输入和输出输入主要是两部分：数据和clk输入信号：信号发生器数据clk频率：ADC可以接受的最大输入信号的频率，比方说100M输出输出信号：数字信号精度：如10bit以上ADC，至少是1024
zhllei·2023-08-19 08:47

VHDL D触发器程序

带使能端的D触发器EntityDcfisPort(clk,rst:instd_logic;d:instd_logic;ce:instd_logic;--使能端q:outstd_logic);endDcf
段瑶瑶·2023-08-18 20:47
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他