Cadence

Cadence orcad 一个元件分成多个部分来画

有的元件需要分成多个部分来画，orcad中有两种类型画法，一种是Homogeneous类型元件画法(各部分相同)，一种是Heterogeneous类型元件画法(各部分不同)。**Homogeneous类型元件画法(各部分相同，只需画一个部分)**在library中选中.olb文件，点击右键-newpart。在出现的对话框中填写元件名称，pkg填写需分成几个部分，类型选择Homogeneous。点击
nikkiheuong·2023-04-17 21:12

根据 cadence 设计图学习硬件知识 day01了解腾锐 D2000芯片

1.首先了解腾锐D20001.介绍腾锐D2000芯片D2000芯片集成8个飞腾自主研发的新一代高性能处理器内核FTC663，采用乱序四发射超标量流水线，兼容64位ARMV8指令集并支持ARM64和ARM32两种执行模式，支持单精度、双精度浮点运算指令和ASIMD处理指令，支持硬件虚拟化。D2000是一款面向桌面应用的高性能通用处理器，最高主频2.3GHz，集成系统级安全机制，能够满足复杂应用场景下
_She001·2023-04-17 21:09

Matlab和Cadence交互——（高版本Cadence待更新）

Cadence导出数据抓Wave波形，SendTo--Export--保存成VCSV格式ClipData：开始和结束时间Interpolate：步长SignificantDigits：有效位数Matlab
小生就看看·2023-04-15 13:08

SAR ADC系列2：DFT离散傅里叶变换

目录ADC动态性能仿真/测试平台DFT：离散傅里叶分析DFT的Matlab实现：频谱泄露：如何规避频谱泄露：ADC性能分析：DFTCadence环境下的DFT分析实例：Matlab环境下的DFT分析实例
小生就看看·2023-04-15 13:37

Allegro 17.4 PCB设计流程与经验

Cadenceallegro17.4Editor设计入门可能遇到的问题写一下从第一步开始的每个步骤所遇到问题或者BUG吧（暂不涉及原理图）首先从原理图的网表开始吧，原理图画好之后可以生成网表到文件夹，暂时叫他
海绵笨笨·2023-04-15 02:44

Cadence Allegro 导出Unused Blind/Buired Via Report报告详解

  ⏪《上一篇》  《上级目录》  ⏩《下一篇》目录1，概述2，UnusedBlind/BuiredViaReport作用3，UnusedBlind/BuiredViaReport示例4，UnusedBlind/BuiredViaReport导出方法4.1，方法14.2，方法2B站关注“硬小二”浏览更多演示视频
硬小二·2023-04-14 07:50

Cadence Allegro 导出Waived Design Rules Check Report报告详解

  ⏪《上一篇》  《上级目录》  ⏩《下一篇》目录1，概述2，WaivedDesignRulesCheckReport作用3，WaivedDesignRulesCheckReport示例4，WaivedDesignRulesCheckReport导出方法4.1，方法14.2，方法2B站关注“硬小二”浏览更多演示视频
硬小二·2023-04-14 06:47

硬件开发笔记（三）：硬件开发基本流程，制作一个USB转RS232的模块（二）：设计原理图库

Allegro、OrCadCadence公司针对PCB方面的EDA产品大概可以分为高端和低端，高端是CadenceSPB，低端是OrCAD。
红模仿_红胖子·2023-04-13 11:30

EDA软件—Cadence学习笔记分享（内含安装教程）

作为流行的EDA工具之一，Cadence一直以来以其强大的功能受到广大EDA工程师的青睐。Cadence可以完成整个IC设计流程的各个方面。
IC修真院·2023-04-13 03:49

Cadence初步学习（二）

在原理图中放置元件，打开工程，激活原理图编辑页面，选择place->part放置元件（或者直接在原理图上按P）。操作框软件本身就带了很多库，可以通过addlibrary来进行增加。在安装目录下进行寻找可以通过partsearch来搜索元件不同页面的连线连接：用placeoff-pageconnecter在两个电路文件放置相同的端根据教程进行操作，教程讲的非常详尽，跟上步步操作会导致进度较慢。所以先
幻象空间的十三楼·2023-04-10 15:23

Cadence Allegro 导出各种报告的功能作用详述总结

CadenceAllegro导出AssignedFunctionsReport详解 CadenceAllegro导出BillofMaterialReport详解 CadenceAllegro导出BillofMaterialReport
硬小二·2023-04-10 12:01

Cadence Allegro 导出Symbol Library Path Report报告详解

  ⏪《上一篇》  《上级目录》  ⏩《下一篇》目录1，概述2，SymbolLibraryPathReport作用3，SymbolLibraryPathReport示例4，SymbolLibraryPathReport导出方法4.1，方法1：4.2，方法2：B站关注“硬小二”浏览更多演示视频
硬小二·2023-04-10 12:01

Cadence Allegro 导出Testprep Report报告详解

  ⏪《上一篇》  《上级目录》  ⏩《下一篇》目录1，概述2，TestprepReport作用3，TestprepReport示例4，TestprepReport导出方法4.1，方法14.2，方法2B站关注“硬小二”浏览更多演示视频1，概述    本文简单介绍什么是Testpre
硬小二·2023-04-10 12:01

Cadence allegro gerber制版文件导出图文详解

一、钻孔文件输出①钻孔表格提取：先按如下步骤处理是否表格中有相同的孔。②先点击红色框，然后在绿色框一栏查看孔径相同的孔，如两红色箭头所指孔，需要将两个孔后面的参数（蓝色框）改为一致，再点击黑色框merge合并。③然后便可提取表格，点击manufacture-nc-dilllegend：点击ok。④钻孔文件输出：点击manufacture-nc-ncparameters，如下设置⑤然后点击manuf
零涂·2023-04-10 12:28

Cadence Allegro 导出Symbol Pin Report报告详解

  ⏪《上一篇》  《上级目录》  ⏩《下一篇》目录1，概述2，SymbolPinReport作用3，SymbolPinReport示例4，SymbolPinReport导出方法4.1，方法14.2，方法2B站关注“硬小二”浏览更多演示视频1，概述    本文简单
硬小二·2023-04-10 12:27

原理图和PCB设计相关

1.软件使用1-1cadence:1-1-1，原理图（1）.搜索网络名（2）.原理图设计的3种方法1-1-2，PCB1-1-3，3D封装1-2.AD1-3.立创EDA2.3D封装获取2-1，3D下载网站
理工科的忧伤·2023-04-07 10:54

cadence allegro - PCB设计规范

一、布局元件在二维、三维空间上不能产生冲突。先放置与结构关系密切的元件，如接插件、开关、电源插座等。对于按键，连接器等与结构相关的元器件放置好后应锁定，以免在无意之中移动。如果有相同结构电路部分，尽可能采用“对称式”标准布局。元器件的排列要便于调试和维修，小元件周围尽量不放置大元件、需调试的元、器件周围要有足够的空间。按照“先大后小，先难后易”的布置原则，重要的单元电路、核心元器件应当优先布局。布
天 _ 还没亮·2023-04-05 05:18

02 Cadence Tensilica Xtensa HiFi 音频解码器相关介绍

《CadenceTensilicaXtensaHiFi音频解码器相关介绍》作者将狼才鲸日期2022-01-13CadenceHiFi名词解释：CadenceTensilicaHiFiDSP架构，用于音频解码
才鲸嵌入式·2023-04-04 07:26

Cadence Allegro 17.4学习记录开始01-原理图Capture CIS 17.4

目录CadenceAllegro17.4学习记录开始01-原理图CaptureCIS17.4一、创建工程文件夹二、建立原理图工程三、创建元件库绘制元件库符号实例简单的元件，比如AT24C02homogeneous
朱万利·2023-03-30 00:26

Cadence Allegro 17.4学习记录开始06-PCB Editor 17.4快捷键的说明和中英文的切换和操作界面放大缩小设置

目录CadenceAllegro17.4学习记录开始06-PCBEditor17.4快捷键的说明和中英文的切换和操作界面放大缩小设置PCBEditor17.4快捷键的说明第一：env文件的路径第二：设置快捷键设置说明
朱万利·2023-03-30 00:26

Cadence Allegro 17.4学习记录开始00

目录CadenceAllegro17.4学习记录绪论第一，先来说说CadenceAllegro17.4的原因第二，简单介绍这个EDA软件CadenceAllegro17.4第三，学习规划1、CadenceAllegro17.4
朱万利·2023-03-30 00:56

Cadence IC617工艺库安装步骤

1.在ic'shome里先新建一个prj文件夹（以后都在prj文件夹里面openinterminal，不要在桌面打开virtuoso）2.找到下图这个文件夹里面的cds.lib文件，复制到prj文件夹里，并对cds.lib进行修改,这一步是把自带的analoglib库拷贝到prj文件夹里。3.在虚拟机启用一个共享文件夹，共享文件夹在Linux路径是mnt-hgfs-share，将工艺库（OA格式）
鼓鼓河豚·2023-03-29 11:02

Cadence Virtuoso ADE_XL 仿真初使用（基于Cadence 617)

CadenceVirtuosoADE_XL仿真初使用（基于Cadence617)在进行virtuoso仿真时，为满足电路的设计指标，难免会在多个工艺角和PVT条件下仿真，用ADE_L又麻烦又慢，ADE_XL
Klein N·2023-03-29 11:52

Cadence的版图绘制、DRC、LVS、PEX-以反相器为例

Cadence的版图绘制、DRC、LVS、PEX-以反相器为例如果这篇文章对你有所帮助，不如点赞关注一下哈layout绘制DRC检验LVSPEX最后如果这篇文章对你有所帮助，不如点赞关注一下哈layout
Riching5·2023-03-29 11:50

Cadence Virtuoso IC617 Schematic的使用

1.openinterminal2.File->new->library在SMIC18下创建新的library文件。3.File->new->cellview新建TG原理图文件注意：Type项可选择新建原理图的类型。4.添加pmosnmos5.creatpin6.添加gndvcc等7.添加线名称label8.一个TG传输门原理图9.生成TGsymbolcreat->cellview->fromce
gszhao18·2023-03-29 10:43

用Cadence Virtuoso IC617仿真CMOS反相器

前言本文为我自己的学习笔记，是CadenceVirtuoso系列的第四篇文章，也是入门系列的文章，采用的软件版本是CadenceVirtuosoIC617。
菜鸡渣渣一个·2023-03-29 00:06

Linux下载 安装cadenceIC617

注：本教程需要一定的linux基础，由于各个系统配置不同，教程中大部分没有直接给出具体命令，本教程基于centos7，其他版本仅供参考，所有操作在root下进行（新手慎重）。一.准备工作1.下载，链接:https://pan.baidu.com/s/1O89UtzCT5jDgXhcvacXJYQ密码:etg3（此安装包仅供学习使用，如链接失效请联系博主更新）2.解压下图中的IC617压缩包，注意此
szsfate·2023-03-29 00:21

2019年3月份晨读

第一天：厘清概念一、语音的四个组成部分①voicequality声音质量：①pitch,placement（throaty)②intonation语调起伏(cadence),③
Ph5陈玉梅·2023-03-26 14:48

cadence快速手工画PCB封装步骤

主要记录封装必备的元素。必备5项。（a）setup，areas里packagegeometry的place_bound_top和height（b）add，line里的silkscreen_top/assemblytop（c）layout，refdes里的silksreen_top与assemblytop缺项的话，保存时会报错。详细步骤：1.打开AllegroPCBdesigngxl，选择filen
伊天雪·2023-03-24 14:05

AD19生成PCB_在Altium中导入Cadence Allegro的PCB文件

上周吐槽了一下Allegro/OrCAD的版本兼容性......吐槽归吐槽，我们还是要面对现实实际工作中，除了需要打开不同版本的Allegro文件之外，有时还需要将Allegro的PCB转成Altium的格式。那具体如何操作呢？开始之前...先来回答一些常见的问题：Q：安装了AltiumDesigner，就可以导入Allegro的PCB文件吗？A：未必。如果是*.brd格式的PCB，则必须要在同一
weixin_39883374·2023-03-24 13:57

Cadence Allegro 17.4学习记录开始02-原理图Capture CIS 17.4

目录CadenceAllegro17.4学习记录开始02-原理图CaptureCIS17.4一、元件库的复用1、从已有原理图文件中复制元器件二、绘制原理图1、绘制原理图之前，软件设置2、放置元器件3、编辑元器件
朱万利·2023-03-24 13:51

Cadence Allegro基本学习流程的思维导图

Cadence 是一个大型的，强大的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。
YIYO_Z·2023-03-20 05:27

Cadence Sigrity仿真入门6 -- PCIE/USB/DDR仿真

请参考help-docments去学习吧，sigrity仿真深度还不够深，不过目前板级设计一般都是allegro/sigrity仿真，都是cadence家的，两者相差无几。不过哥不想研究这
Elias666666·2023-03-19 12:07

arm指令手册_ARM攒机指南-架构篇

然后我们再跑到Synopsys或者Cadence买EDA工具，把仿真平台也一起打包了，顺带捎上周边IP和PHY。至于基带，Wifi
weixin_39628041·2023-03-14 11:26

无标题文章

@[TOC](Cadence降版本17.x降16.x)!
HHorven·2023-02-17 18:24

Cadence Allegro怎么从2层板添加层到4层板

cadenceAllegro怎么从2层板添加层到4层板DesignerWzy4层板和2层板在本质上没有多大的区别，就是在top和bottom两层之间添加电源层和地层，同时为了保证板子的完整性，理论上来说
川川子溢·2023-02-06 09:18

Cadence orcad 批量设置原理图标题栏

前言作为一份规范的原理图文件，必须要有TitleBlock，一般是在右下角的原理图信息，包括标题，图纸尺寸，设计师，时间，页码等等。这里需要两个操作：一、批量修改TitleBlock的信息二、批量修改TitleBlock模板一、批量修改TitleBlock的信息当我们设计完原理图以后，可以批量设置此标题栏信息。方法如下：一：鼠标点击第一页，然后按住shift，再点击最后一页，可以全选所有页面。二：
Hzy_520·2023-02-05 19:09

cadence virtuoso修改电路原理图颜色

本人小白，最近在学cadencevirtuoso，自己安装了tsmc0.18um的工艺库，但是默认的连线颜色是灰色，看着不舒服，如图：解决办法启动cadencevirtuoso，点击tools->displayresourcemanager
zui_ying·2023-02-05 19:09

Orcad批量修改网络名和批量修改页间连接符名字方法

一、概述在CadenceOrcad进行原理图设计时，往往会遇到需要大量修改网络名称和页间连接符的名称，在数量较少时，可以一个一个修改，但是往往比较费时费力，本文提供一种简便的方法，以提高效率。
好大一只鱼·2023-02-05 19:38

Cadence基本操作之——总线

place->bus放置总线确定一点之后按住shift移动鼠标即可形成人一角度连线总线的命名规则DB[0:31]DB[0..31]BUSNAME[0-31]Busentry可以按F4等间距复制Busentry的命名实际就是网络标号，不可以有方括号，DB0,DB1,……
陌墨无文·2023-02-05 19:38

解决cadence任意形状铺铜连接不上焊盘

在导入凡亿老师的ENV后，整个cadence的快捷键如下：1.编辑铜皮时要先选择好铜皮的net属性，2.选中要连接的焊盘引脚设置3.设置连接方式，一般电源引脚连接情况下的铺铜为全连接，如下所示：以上都设置好之后
弥补遗憾·2023-02-04 13:18

cadence常见技巧和错误。。。

转载于：http://blog.sina.com.cn/s/blog_66da2afc0101a4ft.html1.如何在allegro中取消花焊盘(十字焊盘)setup->designparameter->shape->editglobaldynamicshapeparameters->Thermalreliefconnects->Thrupins,Smdpins->fullcontact2.a
weixin_30552635·2023-01-30 19:30

Multiplier和Finger的区别和优劣讨论

器件在芯片不同的位置器件性能是不一样，这个不同的性能会通过仿真模型里面的版图寄生效应（layoutdependenteffect）来反应，前面有人提到了LOD效应只是其中的一种（但是在各种效应里面占的权重很大），所以cadence
Carol0630·2023-01-30 07:18

Cadence初步学习（一）

楷登电子（CadenceDesignSystems,Inc；NASDAQ：CDNS）是一家专门从事电子设计自动化（EDA）的软件公司，由SDASystems和ECAD两家公司于1988年兼并而成。
幻象空间的十三楼·2023-01-27 00:44

每日一译 20210417

【汉译英英文部分节选】Fromthemiddleofthe19thcentury,foreignaggressionandthedecadenceoftheimperialdynasty
瑞译进取·2023-01-26 11:16

Cadence PCB仿真使用Allegro PCB SI 创建含差分对网络元器件的IBIS模型图文教程

  ⏪《上一篇》  《总目录》  ⏩《下一篇》1，概述    本文简单介绍使用AllegroPCBSI软件为BRDPCB设计文件中的含有差分对网络的元器件创建IBIS模型的方法。2，创建方法第1步：确定打开PCB文件的软件是AllegroPCBSI如果不是AllegroPCBSI，可执行File→ChangeEditor…更换软件选择AllegroPCBSI，然后点击OK第2步࿱
硬小二·2023-01-23 06:30

Cadence PCB仿真使用Allegro PCB SI生成反射仿真报告及报告导读图文教程

  《Cadence开发合集目录》  《CadencePCB仿真宝典目录》目录1，概述2，生成报告3，报告导读4，总结1，概述    本文简单介绍使用AllegroPCBSI生成网络的反射性能评估的报告的方法
硬小二·2023-01-23 06:20

cadence探坑集（1）：画PCB焊盘封装

0402封装IPC7351标准designlayersmasklayersoptionsSummary：元器件封装怎么画packagesymbol调整图纸大小调整栅格点画各种图层开篇介绍这是我初步探索用cadence
神人掌观山河·2023-01-16 16:28

allegro中怎样制作和添加logo

1、先制作好bmp格式的文件2、Allegro中新建一个formatsymbol文件3、Logo的调用软件环境：cadence16.6前言：在制作pcb的时候有时会想放置自己的logo来标记自己的产品，
有膘卡尺·2023-01-13 21:54

04Cadence Allegro插入Logo

序言在PCB设计后期对丝印处理时，往往需要添加Logo。本文利用RATARaster（BMP）toAllegro（IPF）软件将单色的.bmp图片文件转换为.plt文件，导入到Allegro的丝印层中，完成logo插入。正文Part1：将logo图片处理为单色的.bmp文件，具体步骤如下：以下图logo为例（.jpg文件，500x500像素），打开电脑的“画图”板，将图片粘贴到画板中；接着将文件另
杜康熙·2023-01-13 21:24
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他