Cadence

Cadence原理图快速查找元器件的方法

1.Cadence原理图快速查找元器件的方法①在红框中输入元器件编号，点击望远镜的图标在底下的状态栏可看到查找到的相关元器件，点击元器件可自动定位当前元器件的位置。
电子笔记·2023-07-25 05:19

Pspice软件使用

创建仿真工程执行菜单命令File->New->Project，选择AnalogorMixedA/D，然后选择一个模板（这个看自己需要，也可以是新建空工程）2.添加仿真元件库首先仿真所用的元件必须要有Pspice模型，Cadence
StruggleFSTIL·2023-07-21 10:17

集成VCO-Cadence ADE相位噪声分析

集成VCO-CadenceADE相位噪声分析简介环境软件工艺参考振荡器原理图相位噪声说明pss设置1234pnoise设置12345结果简介本文主要是使用CadenceADE仿真1GHz交叉耦合振荡器，
秋风知我意i·2023-07-18 21:16

TSMC 65nm .itf工艺衬底文件转.itd文件

工艺衬底文件转.itd文件简述环境过程1准备好转化的文件查找文件技巧2转化3查看并修改解决方案1解决方案2注意致谢参考简述因为要使用电磁仿真一个电感，为了更精确的仿真，我们需要知道各层结构，而TSMC的cadencePDK
秋风知我意i·2023-07-18 21:16

Cadence PCB 仿真Model Integrity专题

  《总目录》  《宝典目录》目录1，内容概述2，内容目录1，内容概述    本专题详细介绍Cadence的仿真建模工具ModelIntegrity。
硬小二·2023-07-18 13:04

AD23原理图导入PCB Failed to add class member及Unknown Pin解决办法

最近Cadence转AD，通过一个4层板的设计案例来熟悉操作，发现有部分元器件没法导入，但是其中一些可以，现象如下：目前该问题存在几种方案：第一种：网络上推荐的直接删除后新建PCB工程，如果是已经布局过一部分再发现元器件没导入完全的
神龟骑士Leo·2023-07-17 16:43

Cadence OrCAD Capture CIS库管理专题

2，大纲 CadenceOrCADCaptureCIS原理图库数据库管理搭建方法 CadenceOrCADCa
硬小二·2023-07-17 06:12

Allegro PCB后处理质效提升专题

2，大纲 CadenceAllegro调整背面元件丝印技巧FlipDesign功能介绍 CadenceAllegroPCB中编号-反标到原理图-检查反标号结果正确无误 Ca
硬小二·2023-07-17 03:01

Cadence virtuoso 原理图 器件及连接都为黄色

使用tsmc65nm工艺库发现原理图器件及连接都显示黄色解决办法：用工艺库下的display.drf文件替换工作目录下的display.drf文件（建议将原来的display.drf文件备份）重新启动virtuoso，显示正常
虫谷ALL·2023-07-14 07:58

Cadence virtuoso error

Noconvergenceachievedwiththeminimumtimestepspecified.Lastacceptablesolutioncomputedat1.48938ps.ThevaluesforthosenodesthatdidnotconvergeonthelastNewtoniterationaregivenbelow.Themannerinwhichtheconverge
虫谷ALL·2023-07-14 07:58

cadence 虚拟机 添加工艺库

打开虚拟机，点击虚拟机-设置，添加共享文件夹，文件夹里面的工艺库需要解压好，点击确定。添加好共享文件夹之后，打开虚拟机终端，进入管理员账户进入根目录共享文件夹在mnt文件夹下面的hgfs文件夹里面，进入共享文件夹里面copy共享文件夹里的工艺库到工作目录下进入工作目录，解压工艺库unzipFileName.zip打开Exitlibrarypath，选择exit-addlibrary，选择刚刚解压好
虫谷ALL·2023-07-14 07:28

Cadence 环境配置

Cadence软件的使用涉及到一部分文件配置问题，首先跟大家介绍以下三个文件：1）cds.lib文件：该文件是设计库管理文件，包含一些基础设计库定义和用户自定义工程库。
虫谷ALL·2023-07-14 07:28

cadence virtuoso仿真报错

问题：Errorfoundbyspectrein`OTA',duringcircuitread-in.EBROR(sFE-23):"input.scs"34:NMiisaninstanceofanundefinedmodeln18.ERROR(SFE-23):"input.scs"36:NM6isaninstanceofanundefinedmodeln18.ERROR(SFE-23):"inpu
虫谷ALL·2023-07-14 07:28

Cadence Virtuoso 自定义快捷键

1、首先，在CIW窗口点开Options-->LogFilter，并将所有选项都选中。这样，当在Virtuoso进行操作时，所有的操作命令都将在CIW窗口中print出来。2、打开一个schematic，选中某一net将其高亮，然后通过菜单Create-->Probe-->Removeall将其取消高亮。这时可以观察到CIW窗口中的操作指令：geAddNetProbe()高亮net的指令geDel
虫谷ALL·2023-07-14 07:57

Cadence Virtuoso Layout 快捷键

左键①单击左键选中一个图形(如果是两个图形交叠的话，单击左键选中其中一个图形，再单击选中另一个图形)②用左键框选，选中一片图形，某个图形要被完全包围才会被选中。③左键连续点击3下，可下到某一层级。常配合B或Shift+B使用，返回原层级。Shift+左键加选图Ctrl+左键减选图形中键弹出最近一次开启过的菜单或表单右键①重复上一次命令②放大或缩小版图视图。放大后经常配合F键使用，恢复到全部显示。③
虫谷ALL·2023-07-14 07:27

Cadence IRUN仿真编译选项

IRUN仿真编译选项1.仿真编译选项-64bitInvoke64bitversion-a_extOverrideextensionsforarchivefiles-abv2coptEnableoptimizationon2cycleassertions-abvcoveronEnablecoverdirectives-abvevalnochangeRevertbackexpressionchange
GloriaHuo·2023-07-13 19:20

Altium Designer VS CADENCE 颜色配置

最近公司要求用CADENCE画图，对于我这个用了10年以上AD的老玩家来说，真的是很不想接受，虽然AD有版权问题，据说也容易收到律师函，但还是不想更换，毕竟用了10年了，感情、熟练程度摆在那里。
小屁冬·2023-06-24 06:04

Cadence之Allegro：ENV设置

文章目录一、env配置介绍二、env配置内容一、env配置介绍ENV文件有两个全局环境变量D:\Cadence\Cadence_SPB_17.4-2019\share\pcb\text\env局部环境变量
EEer！·2023-06-22 03:32

Cadence17.2 ＞ OrCAD Capture CIS ＞ 设计规则检查（Design Rule Check）DRC学习记录详解

目录一、DesignRuleCheck对话框选项详解1）DesignRuleOptions选项详解2）ElectricalRules（电气规则检查）选项详解3）PhysicalRules（物理规则检查）选项详解4）ERCMatrixtab（ERC矩阵选项卡）选项详解选中设计完成的DSN文件，选择Tool->DesignRuleCheck，弹出下面对话框，详解如下。一、DesignRuleCheck
ABEL in China·2023-06-21 07:14

03、Cadence使用记录之超多引脚元器件的快速创建方法（OrCAD Capture CIS）

03、Cadence使用记录之超多引脚元器件的快速创建方法（OrCADCaptureCIS）参考的教程是B站的视频：allegro软件入门视频教程全集100讲前置教程：01、Cadence使用记录之新建工程与基础操作
怡步晓心l·2023-06-21 02:27

04、Cadence使用记录之器件连接的连线、网络、总线、差分（OrCAD Capture CIS）

04、Cadence使用记录之器件连接的连线、页内网络、总线、跨页网络、差分、电源（OrCADCaptureCIS原理图）前置教程：01、Cadence使用记录之新建工程与基础操作（原理图绘制：OrCADCaptureCIS
怡步晓心l·2023-06-21 02:27

02、Cadence使用记录之创建元器件---原理图和封装（OrCAD Capture CIS）

02、Cadence使用记录之创建元器件—器件原理图符号和封装（OrCADCaptureCIS）参考的教程是B站的视频：allegro软件入门视频教程全集100讲前置教程：##01、Cadence使用记录之新建工程与基础操作
怡步晓心l·2023-06-21 02:56

cadence 17.2 版本的 OrCAD Capture CIS打开时不停地弹出空白网页解决办法

在使用cadence17.2版本的OrCADCaptureCIS时，如果打开浏览器，那么浏览器（我用的搜狗）会不停的弹出空白网页，网址显示为，网页信息为一串字符好空白信息。
wkonghua·2023-06-21 00:48

数字IC所用软件及IP分类

VCS-VerilogCompileSimulaterVerdiICC/ICC2--布局布线工具Starrc--寄生参数提取工具DC/Synplify2015--逻辑综合PT--PrimeTime--时序分析-STAFormality--逻辑等价性检查milkywayCadence
晨曦backend·2023-06-20 16:44

Cadence 开发合集【总目录】

    欢迎大家来到《Cadence开发合集》，以Cadence为平台进行硬件开发的几乎所有问题，在这里都能找到解决方案。
硬小二·2023-06-19 04:22

2小时掌握Allegro PCB 布局专题

  《总目录》  《宝典目录》目录1，概述2，大纲CadenceAllegro通孔PAD制作方法CadenceAllegro摆放关键元件关键模块方法CadenceAllegro对齐元件交换元件方法CadenceAllegro
硬小二·2023-06-19 04:51

根据cadence设计图学习硬件知识day07 了解一些芯片

1.LC0502N（ESD静电保护元件）1.1LC0502N介绍应用●USB2.0电源和数据线●机顶盒和数字电视●数字视频接口（DVI）●笔记型电脑●SIM端口●10/100以太网1.2LC0502N引脚介绍（无语）数据手册没看见引脚功能图！！1.3LC0502N原理图与封装链接：LC0502N_PDF_数据手册_Datasheet_规格书-半导小芯(semiee.com)2.FUS312-FDS
_She001·2023-06-18 09:17

根据cadence设计图学习硬件知识day06 了解一些电源转化芯片和 稳压器 和 开关芯片

1.TPL920(高精度线性稳压器)1.1.TPL920介绍TPL920系列产品是2A大电流、6μVRMS低噪声、高PSRR、高精度线性稳压器，通常具有在2A负载条件下的110mV超低电压降。这TPL920系列产品同时支持固定输出电压范围从0.8伏到3.95伏，输出电压可调范围为0.8V至5.2V，带外部电阻分压器。超低噪声、高PSRR和高输出电流能力使TPL920系列产品成为噪声敏感应用（如高速
_She001·2023-06-18 09:47

硬件学习 软件 Cadence day10 查看网表导入进度，钻孔保护等一些操作

1.查看网表导入状态。2.放置元器件之前画板框3.放置元器件4.把导入的DXF文件变成板框1.首先导入DXF文件2.点击按钮3.鼠标点击需要调整为板框的地方3.1其中包括边框3.2固定的钻孔5.给钻孔打上保护（防止布线的时候区域错误，在固定的时候压坏流通线）5.1点击按钮5.2调好圆的大小，和画的地方5.3点击需要设置警戒区的钻孔！！6.DXF文件板框的安装器件的地方对齐元器件放置7.完成PCB器
_She001·2023-06-18 09:46

LCEDA-国产PCB设计工具

嵌入式工程师在进行PCB设计时会用到设计工具，比如：立创EDA、AltiumDesigner、pads、Cadence等。
YZRDEG·2023-06-17 12:16

利用Matlab和cadence实现离散傅里叶分析（DFT）

例1：采样定律，取100个点，信号频率是100HZ，采样频率是1000HZ，相当于采样十个周期，每个周期采样十个点。cos（2πT）函数是以Ts=1/fs为时间间隔对样本进行采样，取N个采样样本做DFT，得到N个离散频率。即以fs为采样频率对信号取N个点。每隔fx/fs采样一个点。例如：第一个点是0，第二个点是fx/fs，第三个点是2fx/fs，第N个点是(N-1)fx/fs。fft(x)是对采样
虫谷ALL·2023-06-17 03:52

安装cadence软件到使用过程中遇到的问题和解决方法

安装cadence软件到使用过程中遇到的问题和解决方法从https://blog.csdn.net/YYP_8020/article/details/103850440转载，供参考。
王万林 Ben·2023-06-17 00:55

cadence如何制作4层或者多层板

4层板和2层板在本质上没有多大的区别，就是在top和bottom两层之间添加电源层和地层，同时为了保证板子的完整性，理论上来说，在电源和地层尽量不要走信号线，实在走不过去的地方可以在电源层进行走线。1.原理图还是的设计还是和2层一样，生成网表后在Allegro中进行导入。2.选中工作区的DSN文件->Tools->CreateNetlist->确定。3.File->import->Logic/Ne
StruggleFSTIL·2023-06-16 08:28

Cadence PCB封装制作流程及相关文件:

区别于alTIum的一库走天下，cadence的PCB套件流程中，PCB封装的制作需要单独制作pad，然后绘制封装。这两步的工具分别为Padstack和PCBEditor。
StruggleFSTIL·2023-06-16 08:27

四旋翼无人机学习第1节--准备工作

这就是我坚持下去的动力1参考网站小马哥四轴2软件cadence版本：17.2labview版本：2022keil软件(C51与stm32兼容)vscode软件proteus软件3准备工作这里顺便提一下为什么要学习
爱发明的小兴·2023-06-15 04:16

cadence导入板框、导出板框、修改板框、绘制Route Keepin方法总结

本文转载自点击跳转原文博主导入板框导入板框步骤：CAD保存为DXF格式–”File”–”Import”–”DXF”–选择DXF文件–勾选下图标④–点击”Edit/Viewlayers”进入–选择”Selectall”（注：导入CAD中的所有层）–Class选择”BOARDGEOMETRY”层–Subclass选择“OUTLINE”–点击”Map”–在窗口中会出现下图标号⑩–然后点击OK–最后点击下
uxiang_blog·2023-06-14 23:18

用cadence的spectre仿真射频ic功率放大器（PA）各种指标

教程来自百度文库，全英文，还请耐心看一遍，则必有收获：PA各项指标的仿真仿真指标包括：输入输出功率、功率增益、漏极效率、功率附加效率、1dB压缩点、3阶截止点、噪声系数、K因子、B1f、S参数、负载牵引、反射系数、ACPR等。主要分析工具：pss、sp、psp、pac、envlp等，尤其是pss（功率相关）和psp（各种参数、系数）。
zhvngchvng·2023-06-13 23:55

cad,cas,cid=to fall,to befall 降临

decadentde-=downcad=tofall-ent=表性质a.堕落的；颓败的decadence-encen.衰败；颓废casen.事件；情况a.典型事件casualcas=降临a.偶然的非正式的
正在学习的卡比·2023-06-13 07:24

开放一批PCB资源（二）

这些板卡，都已经停产，现其PCB和原理图对外开放，都是cadence格式。有需要的加我微信联系。（微信：18633364981）这是开放的第二批，后续还有。这一批的价格象征性的收费每个2000元。
zhongxon·2023-06-11 16:19

Ubuntu 下使用 NCverilog 仿真 Verilog 工程

下使用NCverilog仿真Verilog工程【嵌牛提问】如何在Uubuntu下使用NCverilog仿真Verilog工程【嵌牛正文】0x01NCverilog简介NCverilog是国际EDA巨头Cadence
渭城朝雨浥轻尘·2023-06-10 10:06

Allegro打印出1:1的布局图

这个工具安装后：可以在cadence（或者其他软件）里面的orcad把原理图转换为PDF输出。可以在cadence（或者其他软件）里面的allegro把layout转换为PDF输出。下载链接见文末。
硬件人某某某·2023-06-08 15:50

Java官方笔记4类和对象

创建类定义类Bicycle：publicclassBicycle{//theBicycleclasshas//threefieldspublicintcadence;publicintgear;publicintspeed
自动化代码美学·2023-06-07 02:48

Windows下批处理一键修改系统时间并运行程序

保存系统当前日期for/f"delims="%%din('echo%date%')do(set"now=%%d")修改系统日期date2005/6/11启动并等待应用程序执行完成start/waitC:\Cadence
Coder-hong·2023-04-20 23:34

【Cadence】virtuoso Layout复制版图链接到新的原理图

稍微记录一下备忘需求描述1.假设cell1中含有schematic1和layout12.现复制cell1到cell23.修改cell2中的schematic2后，需要相应地修改layout24.如果打开layout2，会发现链接到的是schematic1解决方法设置如下：在layoutXL内，Connectivity-》Update-》Ref修改cell为目前layout的路径即可
乾巽·2023-04-19 21:52

【Cadence】采用config切换前仿后仿时报错netl err

问题描述对比前后仿时，采用config的配置方式后仿，前仿则直接采用schematic但是切换后只能仿真其中一个，例如前仿，则后仿报netlerr的错误解决方法1.打开environment2.勾上SubcircuitPortConnections
乾巽·2023-04-19 21:52

【Cadence】LVS报错：Expected “.PARAM name1=value1 ＜name2=value2 ＜...＞＞“

报错的问题报错如下图所示Error:SyntaxErrorinfile“/Disk_simulation/wujunyu/LVS_sim/PGA_24dB.src.net”atline13.Expected“.PARAMname1=value1>”报错的原因由于之前设置了变量，虽然最后原理图没有变量了，但是历史记录没有完全清除，而且变量没有赋值，导致了报错按照路径打开src.net文件解决的方法法
乾巽·2023-04-19 21:51

【Cadence】 ADS Dynamic Link使用教程

ADSDynamicLink使用教程1.新建一个CadenceSchematic2.打开ADS3.在ADS新建Schematic4.加入控件OPTIONS5.加入Netlist6.仿真测试7.写在最后1
乾巽·2023-04-19 20:46

cadence allegro学习记录（四）

1，PCBEditor软件相同模块复用将已经布局布线的模块，创建一个Group,执行菜单命令SetupApplicationMode,进行模式的选取，在下拉菜单中选择PlacementEdit布局模式；在Find面板中选择Symbols,其它选项都不要进行勾选，进行模型的创建；选择好器件以后，在PCB中鼠标左键框选已经做好的模块的元器件，全部选中，这样元器件会呈现出临时选中的颜色；选择好元器件之后
alone_l·2023-04-18 17:10

根据 cadence 设计图学习硬件知识 day02 了解飞腾 X100芯片

1.飞腾芯片X100的介绍飞腾套片X100是一款微处理器的配套芯片，主要功能包括图形图像处理和接口扩展两类。在图形图像处理方面，集成了图形处理加速GPU、视频解码VPU、显示控制接口DisplayPort以及显存控制器；在接口扩展方面，支持PCIe3.0、SATA3.0、USB3.1、SD/eMMC、Nandflash、I2S音频控制器等多种外设接口。飞腾X100系列是飞腾处理器的配套芯片，可配合
_She001·2023-04-18 16:13

Cadence OrCAD 16.6原理图符号绘制的问题

CadenceOrCAD16.6原理图符号绘制的问题画三角形：OrCad原理图封装绘制任意形状orcad画二极管原理图封装_沉思静学的博客-CSDN博客主要遇到的问题想用线条等画出元件符号的内部结构，需要复制
Fantasy237·2023-04-18 06:54
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他