DDR

Linux-ARM裸机(十二)-DDR3-外接RAM内存芯片

I.MX6U-ALPHA开发板上带有一个256MB/512MB的DDR3内存芯片，一般Cortex-A芯片自带RAM很小，比如I.MX6U只有128KB的OCRAM。
xiaoliu_henniu·2024-01-21 03:06

瑞芯微RK356x烧写失败分析原因

瑞芯微RK3568烧写失败分析原因RK356x烧写失败时报错反馈情况一：DDR问题情况二：EMMC问题RK356x烧写失败时报错反馈当使用OTG烧写的时候，使用的烧写工具是RKDevTool.exe，如下图在一批板子中总有几个会出现一些小问题
赟赟、嵌入式·2024-01-19 14:12

Xilinx FPGA DDR3设计（三）DDR3 IP核详解及读写测试

01.DDR3IP核概述7系列FPGADDR接口解决方案如图1所示。
FPGA技术实战·2024-01-18 21:04

SOM-TLK7是一款基于Xilinx Kintex-7系列FPGA自主研发的核心板

核心板简介基于XilinxKintex-7系列FPGA处理器；FPGA芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，NORFLASH256Mbit，DDR3512M
Tronlong创龙·2024-01-18 21:34

电脑DIY-内存条

电脑DIY-内存条内存条参数：DDR内存条DDR1到DDR5的内存条参数内存颗粒生产厂商进行综合排名内存卡颗粒的对比表格：分析电脑装机时尽可能选择两条组成双通道的原因两条内存是否可以随机组合内存条参数：
qq_26264237·2024-01-18 12:28

fpga供电电压偏低会怎样_[走近FPGA]之开发板介绍篇

它使用的FPGA芯片型号为XilinxArtix-7XC7A75T，具有电平开关、LED、矩阵键盘、数码管等基本外设，同时还有高速ADC/DAC，音频Codec，SD卡，32位DDR3L（共1GB）外设用于
weixin_39758696·2024-01-17 22:23

蓝牙网关G602

一、产品概述G602是一款支持蓝牙4.2/5.0的蓝牙网关，主处理器采用580MHz的MIPS24KEc处理器，DRAM为DDR264MB，16MBFLASH。
深圳市极光通信科技有限公司·2024-01-17 20:47

梦回2004！我用全志V3s做了个成本100元，功能媲美MP4的随身终端

项目简介开发板选用全志V3S为主控，V3s单核Cortex-A7带有硬件浮点计算，且芯片内封64MbyteDDR2，无需再外挂DDR2芯片，极大程度上为开发板的走线设计降低了难度。
DOT小文哥·2024-01-17 12:28

【EMC】EMC整改方法

元件固有频率分析法是指对一些元件的固定频率及其倍频频率分析归类法，如晶振和DDR等元件的工作频率都是固定的。
郭老二·2024-01-17 10:11

Zynq7000系列 PSPL交互之DDR数据读取正确性问题

PSPL交互之DDR数据读取正确性问题文章目录PSPL交互之DDR数据读取正确性问题前言前言之前负责PSPL交互处理时遇到的cache和DDR数据内容不一致导致读取数据错误的问题，想起来了简单记录一下Zynq
La fille, Lynn!·2024-01-16 03:07

ddr学习(1)——颗粒

16Gb:x8,x16AutomotiveDDR4SDRAM(micron.com)1.核心参数speedgrade：Mark为-062EtCK=0.625ns，CL=22(CASLatency):为CAS的延迟时间,这是纵向地址脉冲的反应时间,也是在一定频率下衡量支持不同规范的内存的重要标志之一。对应数据速率为1000/tCK*2=3200M2.内存容量16G颗粒由2084M*8组成，包括4个b
Lily4801·2024-01-14 10:44

电脑DIY-主板参数

接口规格质保方式华硕TUFGAMINGB650M-PLUSWIFIDDR5重炮手主板华硕（ASUS）TUFGAMINGB760M-PLUS重炮手主板华硕（ASUS）TUFGAMINGZ790-PLUSWIFI支持DDR5
qq_26264237·2024-01-14 09:39

香蕉派 banan pi BPI-M2 Magic (BPi-M2M) 四核开源物联网开发板 全志 allwinner R16 A33方案

BPI-M2Magic基于四核ARMCortex-A7CPU和Mali400MP2GPU,Italsoincludesavarietyofperipherals,BPI-M2Magic板载512兆DDR3
Banana Pi开源硬件·2024-01-14 05:24

如何正确选择高速探头

最近看到一篇关于高速探头在DDR5测试中的应用文章，才发现探头的架构原来大有讲究，远远不是简单地带宽越高效果越好，而是需要根据测试对象进行合理地选择。
一只豌豆象·2024-01-13 20:57

iTOP-3A5000开发板28路PCIE、4路SATA、2路USB2.0、2路USB3.0、LAN、RS232、VGAHDMI等

桥片采用龙芯7A2000，支持PCIE3.0、USB3.0和SATA3.0.显示接口2路、HDMI和1路VGA，可直连显示器;另外内置一个网络PHY，片内集成了自研GPU，搭配32位DDR4显存接口，支持
mucheni·2024-01-13 02:19

em3288 linux_4.19 第一次烧写无法进入内核的情况

1.情况一：/DDRVersion1.1120210818InSRXChannela:DDR3400MHzBusWidth=32Col=10Bank=8Row=15CS=1DieBus-Width=16Size
YY2065·2024-01-12 12:36

关于基于Lattice Crosslink-NX系列FPGA用于图像采集、桥接和处理的应用总结分享

PandaLatticeCrosslink-NX系列FPGA的定位仍然还是主要面向接口桥接类的应用，虽然它的逻辑已经到了39K的规模，但其处理能力仍然偏弱，特别是存在以下几个很大的短板：（1）对存储器的支持偏弱：可以支持DDR
_Hello_Panda_·2024-01-12 09:47

EBAZ4205矿渣板zynq无法加载固件

在运行到DDR检测部分代码的时候返回了错误的返回值，说明是DDR故障导致的FSBL无法继续向下运行去初始化硬件配置、检测启动模式引脚和加载FL
bifudoph·2024-01-11 10:11

光威龙武系列DDR5量大管饱

如果你是一位PC玩家或者创作者，日常工作娱乐中，确实少不了大容量高频内存的支持，这样可以获得更高的工作效率，光威龙武系列DDR5内存条无疑是理想之选。
科技思想·2024-01-09 21:36

【****君正T40XP规格参数****】

一、君正T40XP功能框图二、CPU:XBurst21.2GHz双核256KBL2CacheSIMD512指令集三、MCU:内置600MHzRISC-V协处理器四、Memory:两种DDR封装模式：SIP
Chat_zhanggong345·2024-01-09 18:08

使用MIG IP 核实现DDR3读写测试学习

1、简介DDR3SDRAM（Double-Data-RateThreeSynchronousDynamicRandomAccessMemory）是DDRSDRAM的第三代产品，相较于DDR2，DDR3有更高的运行性能与更低的电压
QYH2023·2024-01-09 09:22

基于 ZYNQ 的双目视觉图像采集系统设计（四）

1、axi_hp0_wr.v模块代码解析该模块实现AXIHP总线写入数据到DDR3的操作。该模块的接口如下。
QYH2023·2024-01-09 09:21

【Verilog】基于Verilog的DDR控制器的简单实现（一）——初始化

在FPGA中，大规模数据的存储常常会用到DDR。
wjh776a68·2024-01-08 07:34

动手学习深度学习-跟李沐学AI-自学笔记(3)

一、深度学习硬件-CPU和GPU芯片：IntelorAMD内存：DDR4显卡：nVidia芯片可以和GPU与内存通信GPU不能和内存通信1.CPU能算出每一秒能运算的浮点运算数（大概0.15左右）1.1
一天的大太阳·2024-01-07 18:46

【IC前端虚拟项目】MVU模块方案与背景熟悉

而mvu这个模块处理的指令就是move指令，指令的作用是在ram和ddr之间搬运数据。
尼德兰的喵·2024-01-07 11:45

22 FlexSPI—读写外部 SPI NorFlash

文章目录22.1SPI协议简介22.1.1SPI物理层22.1.2协议22.1.3CPOL/CPHA及通讯模式22.1.4扩展SPI协议22.1.5SDR和DDR模式22.2RT1052的FlexSPI
万码无虫·2024-01-07 01:37

多通道PCIe DMA引擎IP

多通道PCIeDMA引擎IP在主机端PCIe驱动的控制和调度下，数据采集与回放IPCore可以同时完成对多个通道数据的采集以及回放驱动工作，既可采用行缓存机制（无需帧缓存，无需DDR），也可采用帧缓存机制
FPGA IP·2024-01-07 00:41

基于Camera Link和PCIe DMA的多通道视频采集和显示系统

的多通道视频采集和显示系统在主机端PCIe驱动的控制和调度下，视频采集与显示系统可以同时完成对多个CameraLink接口视频采集以及CameraLink接口视频回放驱动工作，既可采用行缓存机制（无需帧缓存，无需DDR
FPGA IP·2024-01-07 00:11

荔枝派 Nano 全志 F1C100s 编译运行 Linux 笔记

如果希望自己烧固件，才需要后续步骤必须使用移植版的sunxi-tools工具，而非官方版必须使用移植版的U-Boot工具，而非官方版可以使用最新的主线Linux内核荔枝派Nano没有reset按钮，且使用的是片内DDR1DRAM
fungaren·2024-01-06 14:03

2021-11-04

_ddr_ss(地址)A.a;eB.e;iC.a;o()5.Fr_nch(法语)A.aB.eC.u二、根据句意及图片提示补全句子。(10分)1.Tomwants
芦荣新·2024-01-06 13:48

linux驱动-poll使用笔记

前言一个项目中使用了赛灵思的FPGA,需要fpga这边和arm这边进行数据通讯,通讯方式使用的是一段fpga和arm共享的ddr内存,把这块内存做了一个fifo,并通过中断出发,我在arm这边实现一个驱动来接收处理中断
zhangbin-eos·2024-01-06 11:20

原创:拆机联想Y330笔记本

昨天晚上跟朋友聊起了笔记本内存，什么DDR3代和DDR2代的区别，他们说3代比2代短，缺口不同，反正又没事，笨笨买回来还没拆过，就当是练练手，带着好奇心的驱使即将肢解俺可爱的笨笨首先是要去拆后台，拆开后如下图
wyhwlls·2024-01-05 18:40

总结uboot的重要概念，不知道的看过来

1、PC机的启动过程PC上电后先执行BIOS程序（实际上PC的BIOS就是NorFlash），BIOS程序负责初始化DDR内存，负责初始化硬盘，然后从硬盘上将OS镜像读取到DDR中，然后跳转到DDR中去执行
天之大·2024-01-05 04:06

提取有像素的掩码和原图

DDR-dataset眼底图像处理fromPILimportImageimportcv2importosdefextract_mask_and_original(mask_path,original_path
是人间一只财·2024-01-04 21:50

AXI DataMover

在不需要CPU干预的情况下，DMA可以进行数据的搬运，包括但不仅限于将数据从外部存储，比如DDR，搬运到内部寄存器，或者搬运到外部存储的另一个位置。这些都只需要CPU一句话的事：CP
yundanfengqing_nuc·2024-01-04 19:16

axi_datamover_0

在不需要CPU干预的情况下，DMA可以进行数据的搬运，包括但不仅限于将数据从外部存储，比如DDR，搬运到内部寄存器，或者搬运到外部存储的另一个位置。
stone_zzuli·2024-01-04 19:46

AXI DataMover ip 核 （一）

在不需要CPU干预的情况下，DMA可以进行数据的搬运，包括但不仅限于将数据从外部存储，比如DDR，搬运到内部寄存器，或者搬运到外部存储的另一个位置。这些都只需要CPU一句话的事：CP
weiweiliulu·2024-01-04 19:46

【Xilinx DMA】Xilinx FPGA DMA介绍

如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA；而对于大量数据的搬运，内存DDR3到PL的软核AXIDMA，并且用HP接口以达到高速传输的效果，但是其缺
Linest-5·2024-01-04 19:44

嵌入式C语言的固定地址操作

语言的固定地址操作嵌入式C语言的固定地址操作一.嵌入式固定地址操作背景二.嵌入式固定地址操作方式1）跳转到程序固定地址2）读写固定地址一.嵌入式固定地址操作背景在进行嵌入式开发的时候，由于需要和底层的存储设备比如DDR
进击的横打·2024-01-03 15:40

相机解析驱动小记

配置输出尺寸；传输模式：DDR？SDR？；传输格式：raw8/10/12？rgb？DvporLvds？
NoNoUnknow·2024-01-02 08:46

半导体存储器分类（笔记）

半导体存储器的分类大致如下：在嵌入式领域中常见的存储器有：eMMC、FLASH和DDR。
鹅的余额·2024-01-02 03:44

Verilog设计倒计时秒表

目录一.设计要求二.模块总和三.模块设计1.顶层模块2.分频模块3.计数模块4.倒计时模块5.数码显示模块6.管脚约束代码四.引脚分配五.演示视频一、设计要求①.用基于NEXY4DDR开发板自带的时钟驱动电路
夏澄啊·2024-01-01 02:37

Verilog跑马灯 nexy4ddr

基于小梅哥b站FPGA视频要求：八个Led灯每隔0.05s循环闪烁verilog设计：moduleled_run(inputclk,//时钟100MHZ1/100000000=10nsinputrst_n,outputreg[7:0]led//每灯间隔50ms闪烁50000000ns);reg[26:0]cnt;//计数到500000050000000/10=5000000always@(pose
夏澄啊·2024-01-01 02:07

Verilog设计数字时钟

顶层模块2.秒分频模块3.秒计数模块4.分钟分频模块5.分钟计数模块6.小时分频模块7.小时计数模块8.数据分配数码管模块9.数码管显示模块10.管脚约束代码四、引脚分配一、设计要求1.利用NEXYS4DDR
夏澄啊·2024-01-01 02:07

Verilog设计交通信号灯

目录一、设计要求二、模块总和三、模块设计1.顶层模块2.分频模块3.计数模块4.状态机模块5.倒计时模块6.数码显示模块7.约束代码四、引脚分配五、板上测试总结一、设计要求1.利用NEXYS4DDR开发板设计一款交通灯控制系统
夏澄啊·2024-01-01 02:32

内存频率与带宽

blog.chinaunix.net/uid-14214482-id-3220464.html内存带宽计算公式：带宽=内存核心频率×倍增系数×(内存总线位数/8)（通用的计算公式：带宽＝频率*位宽／8）内存从SDRAM发展至今DDR4
Kelvin_Ngan·2023-12-31 23:27

一文看懂Linux内核页缓存（Page Cache）

由于读写硬盘的速度比读写内存要慢很多（DDR4内存读写速度什么是页缓存为了提升对文件的读写效率，Linux内核会以页大小（4KB）为单位，将文件划分为多数据块。
简说Linux内核·2023-12-31 21:41

【xdma】 pcie.bar设置

优质开源项目–PCIE通信xdma两者保持一致FPGA开源项目–PCIEI/O控制卡xdmaPCIe的XDMA应用读写部分分为两种，一种是数据的读写，另一种是配置数据的读写，在数据读写部分，DMA通过MIG控制DDR
黄埔数据分析·2023-12-31 20:08

DDR3通信协议介绍篇

一.DDR3简介DDR核心技术点就在于：(1)双沿传输。
我来挖坑啦·2023-12-30 06:25

【原创分享】DDR拓扑结构的详细解析

在进行多片DDR设计的时候，通常DDR会存在拓扑结构，下面我们将详细介绍一下各种拓扑结构的区别以以及应用场景。
凡亿教育·2023-12-29 18:52
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他