DDR 第8页

【PXIE301-211】基于PXIE总线的16路并行LVDS数据采集、4路低速、2路隔离RS422数据处理平台

板载1组64位的DDR3SDRAM用作数据缓存。板卡具有1个FMC（HPC）接口，通过扣上FMC子卡，来实现各种接口。FMC子卡卡通过高速连接器与FP

北京青翼科技·2023-10-20 00:41

【PXIE301-211】青翼科技基于PXIE总线的16路并行LVDS数据采集、1路光纤数据收发处理平台

板载1组64位的DDR3SDRAM用作数据缓存。板卡具有1个FMC（HPC）接口，通过扣上FMC子卡，来实现各种接口。FMC子卡上具有16路LVDS数据采集和1路光纤收发均。FMC

北京青翼科技·2023-10-20 00:39

Xilinx DDR4 MIG 的调试

flva1517-2-i(active)语言：VerilogHDL参考文件：pg150.下载地址pg150-ultrascale-memory-ip.pdf•查看器•AMD自适应计算文档门户(xilinx.com)DDR4

爱漂流的易子·2023-10-19 19:11

安装黑苹果提示未能安装_(转)安装黑苹果 MAC OS X Lion 10.7.2过程 (未验证)

我的组装机硬件清单：CPU：IntelI52500K,3.3GHZ,4核主板：技嘉Z68A-D3H-B3，集成IntelHD3000显卡，内存：芝奇DDR31600MHZ，4*4GB,共16G显卡：主板已集成

乌潮·2023-10-19 12:11

高通STR/S2R基本介绍

Suspendtoram是一种特殊的电源工作模式，在这种工作模式下，所有的CPUcore/控制器/IPcore都会进入特殊的电源模式下，同时SOC内部总线时钟降到最低的工作频率，PMIC的绝大部分供电都会被关闭，外部DDR

norlan_jame·2023-10-19 11:56

1年降一半：DDR4 16GB内存已与去年8GB近乎同价，但高频条仍很贵

今年五一之前的内存条价格很喜人，大趋势下，DDR48GB的价格已经降到两三百，2400的马甲条应该没有太多下降空间，不管五一节前会不会涨价，入手亏了话也就是几十块。

笔点酷玩·2023-10-18 19:20

【NXP DN 系列】修改并编译生效 RCW 配置 For ND LS1043ARDB LSDK1906

配置参数一般包括:①各个模块的频率，包括磁芯、DDR等②I/O引脚pin-muxing配置③其他SoC配置RCW提供以下功能：①引导位置为NORflash②使能4个UART，无需流控制③使能I2C1,I2C

每天都是麻辣烫·2023-10-18 00:59

01. 汇编LED驱动实验

STM32IO初始化流程IMX6UL初始化流程汇编基础处理器内部数据传输指令存储器访问指令编写驱动编译程序烧写bin文件汇编原理分析为什么要学习Cortex—A汇编需要用汇编初始化一些SOC外设使用汇编初始化DDR

等你看日出·2023-10-17 19:44

03. C语言编写LED

MRS将CPSR寄存器数据读出到通用寄存器里面，MSR指令将通用寄存器的值写入到CPSR寄存器里设置SP指针sp指针可以指向内部RAM，也可以指向DDR。我们将其指向DDR

等你看日出·2023-10-17 19:37

初次使用ubuntu kylin的遭遇

win10越来越慢，因为没有激活出现了各种卡，固态和16G的DDR4的性能完全显现不出来，又讨厌那个激活标记，由于决定安装linux。

呆猫学长·2023-10-17 17:28

InfiniBand网络带宽从SDR、DDR、QDR、FDR、EDR、HDR到NDR发展

InfiniBand（直译为“无限带宽”技术，缩写为IB）是一个为大规模、易扩展机群而设计的网络通信技术。可用于计算机内部或外部的数据互连，服务器与存储系统之间的直接或交换互连，以及存储系统之间的互连。InfiniBand最重要的一个特点就是高带宽、低延迟，因此在高性能计算项目中广泛的应用。主要用于高性能计算（HPC）、高性能集群应用服务器和高性能存储。InfiniBand网络带宽演进Infini

smartvxworks·2023-10-17 10:35

【UBOOT】1-使用与烧写

一、uboot简介1）uboot是一个裸机程序，比较复杂2）最主要的作用是引导Linux内核启动；初始化DDR；因为Linux是运行在DDR里面的；而Linux镜像（zImage或uImage+dtb）

AYZP·2023-10-17 07:56

【TES720D】青翼科技基于复旦微的FMQL20S400全国产化ARM核心模块

核心板上布了DDR3SDRAM、E

北京青翼科技·2023-10-17 06:55

【TES745D】基于复旦微的FMQL45T900 全国产化ARM 核心模块（100%国产化）方案设计中文资料

核心板上分布了DDR3SDRAM、EMMC、SPIFLASH、以太网PHY芯

北京青翼科技·2023-10-17 06:24

【TES710D】基于复旦微的FMQL10S400全国产化ARM核心模块

核心板上布了DDR3SDRAM、E

北京青翼科技·2023-10-17 06:24

uboot和Linux启动流程分析

imx6ull给uboot头部加的3KB信息地址信息，如镜像程序的入口地址启动数据，包含镜像要拷贝到那个地址，拷贝大小设备信息，如DDR初始化参数用户可执行代码uboot启动流程分析将CPU切换为SVC

业余程序员plus·2023-10-16 22:14

uboot、kernel启动过程分析

00、uboot的宏观启动第1种：bootROM读取SPL到片内RAM，SPL初始化DDR，SPL把uboot程序copy到DDR，uboot启动进行必要外设初始化、自我拷贝、重定位等。

bug大湿·2023-10-16 22:13

Cache Memory简单介绍

我们应该知道程序是运行在RAM之中，RAM就是我们常说的DDR（例如DDR3、DDR4等）。我们称之为mainmemory（主存）当我们需

RopenYuan·2023-10-16 20:38

解密：斐讯N1为何火了？分享全套N1救砖指南！值得收藏

值得收藏_哔哩哔哩_bilibili但烧录不进去，一直提示：Romcode/初始化DDR/下载数据/读取镜像失败只要停止，再点开始，重新插拔电源线就可以成功写入。

qiaowei361·2023-10-16 17:30

内存带宽测试与AVX指令集读写内存

先容我从DDR的技术说起，DDR采用时钟脉冲上升、下降沿各传一次数据，1个时钟信号可以传输2倍于SDRAM的数据，所以又称为双倍速率SDRAM。它的倍增系数就是2。

百里杨·2023-10-16 14:18

uboot和系统移植----------6、启动内核

启动内核一、uboot和内核到底是什么5、内核启动需要必要的启动参数二、uboot启动内核第一步：加载内核到DDR中（重定位）1、静态内核镜像在哪里？2、镜像要放在DDR的什么地址？

想文艺一点的程序员·2023-10-16 13:30

6.1 U-boot的使用

这段bootloader程序会先初始化DDR等外设，然后将Linux内核从flash(NAND，NORFLASH，SD，EMMC等)拷贝到DDR中，最后启动Linux内核。bootl

职业法师头铁·2023-10-16 13:59

Uboot和系统移植（8）------- uboot如何启动内核

目录一，uboot和内核到底是什么二，启动内核步骤1.启动内核第一步：加载内核到DDR中2.启动内核第二步：校验内核格式zImage启动uImage启动3.启动内核第三步：内核传参do_bootm_linux

big__C·2023-10-16 13:29

C语言从入门到实战——指针（1）

内存：内部存贮器，暂存程序/数据——掉电丢失SRAM、DRAM、DDR、DDR2、DDR3。

G.D.Plus·2023-10-16 09:14

群晖218+增加内存

tutorial/What_kind_of_CPU_does_my_NAS_have群晖型号：DS218+CPU：IntelCeleronJ3355DualCore架构：Apollolake(x64)：内存：DDR3LSODIMM2GB

shenbo·2023-10-16 01:31

Zynq双核通信和中断小结

但这里需要注意，程序把内容写进DDR里是会通过cache的，为了解决一致性的问题

NoNoUnknow·2023-10-15 21:18

uboot 来源与移植简介

这段bootloader程序会先初始化DDR等外设，然后将Linux内核从flash(NAND，NORFLASH，SD，MMC等)拷贝到DDR中，最后启动Linux内核。

凌肖战·2023-10-15 20:25

NXP官方开发板uboot程序烧写到SD卡并启动

这里我所使用的开发板是Nand-Flash版的核心板，规格如下：DRAM（即DDR）容量：256MBNand-Flash容量：512MB。

凌肖战·2023-10-15 20:23

季涨约3~8%，DRAM合约价大幅回升 | 百能云芯

在PCDRAM领域，DDR5的均价在第3季

百能云芯·2023-10-15 15:35

25款最好的数据恢复软件测评分析与对比

测试环境主板-----------映泰TA790GXA3+CPU----AMD羿龙II2.8GX3720内存-----金士顿DDR313332GX2硬盘----希捷500GB 备注：硬盘有大约200

weixin_33769207·2023-10-15 11:56

内存管理单元MMU 物理地址与虚拟地址 ioremap

对于32位的处理器来说，虚拟地址范围是2^32=4GB，我们的开发板上有512MB的DDR3，这512MB的内存就是物理内存，经过MMU可以将其映射到整个4GB的虚拟空间，如图41.1.1所示：物理内存只

狮驼岭的小钻风·2023-10-14 16:08

内存，RAM（DDR），ROM（EEPROM、nor/nand flash），存储卡（emmc，sd，tf）以及Cache的区别与联系

参考：内存，RAM，ROM，Cache的区别与联系作者：一只青木呀发布时间：2020-09-2609:55:40网址：https://blog.csdn.net/weixin_45309916/article/details/108808106参考：EEPROM和flash的区别作者：yuanlulu发布时间：2011-01-2515:09:00网址：https://blog.csdn.net/y

行稳方能走远·2023-10-14 04:44

S02-CH21 利用AXI DMA进行批量数据环路测试

21.1概述本课讲解了一个最基本的DMA环路搭建，通过PS端控制DMA对DDR数据的读写和校验，完成环路测试。本课程是DMA设计的基础，读者务必认真阅读和学习。

yundanfengqing_nuc·2023-10-14 02:04

第十一节，ZYNQ的AXI_DMA的使用

AXIDMA:官方解释是为内存与AXI4-Stream外设之间提供高带宽的直接存储访问，其可选的scatter/gather功能可以将CPU从数据搬移任务中解放出来，在ZYNQ中，AXIDMA就是FPGA访问DDR3

youbin2013·2023-10-14 02:33

S03_CH01_AXI_DMA_LOOP 环路测试

本课程是设计一个最基本的DMA环路，实现DMA的环路测试，在SDK里面发送数据到DMA然后DMA在把数据发回到DDR里面，SDK读取内存地址里面的数据，对比接收的数据是否和发送出去的一致。

weixin_30376083·2023-10-14 02:03

ZYNQ小实验：1.利用AXI DMA loop 环路测试

前言：一个基本的DMA环路搭建，通过PS端控制DMA对DDR数据的读写和校验，完成环路测试基本流程：PS端ARM将数据发送给DDR。

风行者199765·2023-10-14 02:03

DMA环路测试

转载：原博客利用HP接口实现DDR—DMA—FIFO—DMA—DDR的数据传输过程（DMA是simple模式，中断实现）DMAIP核三种模式：更多实例可参考项目system.mss中的demo。

happyday_gyx·2023-10-14 02:33

【PCIE732】基于Kintex UltraScale系列FPGA的2路40G光纤通道适配器（5GByte/s带宽）

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。

北京青翼科技·2023-10-14 02:15

U-Boot顶层Makefile详解

uboot源码文件的功能使用makexxx_deconfig命令即可配置ubootmakeARCH=armCROSS_COMPILE=arm-linux-gnueabihf-mx6ull_14x14_ddr512

只爱编程的菜鸟·2023-10-14 02:12

【【萌新的SOC学习之自定义IP核 AXI4接口】】

AXI4接口自定义IP核-AXI4接口AXI接口时序对于一个读数据信号AXI突发读不要忘记最后还有拉高RLAST表示信号的中止实验任务：通过自定义一个AXI4接口的IP核，通过AXI_HP接口对PS端DDR3

ZxsLoves·2023-10-13 20:29

DDR的基本原理

一、软件平台与硬件平台软件平台：1、操作系统：Windows-8.12、开发套件：无3、仿真工具：无硬件平台：1、FPGA型号：无2、DDR3型号：无二、存储器的分类存储器一般来说可以分为内部存储器(内存

wu_shun_sheng·2023-10-13 19:26

MEMORY系列之“DDR概述”

DDR全称为DoubleDataRateSynchronousDynamicRandomAccessMemory，从1996年三星公司提出到现在已经发展到了第六代。

子曰小玖·2023-10-13 19:26

DDR3驱动原理与FPGA实现（一、DDR的基本原理）

转自：https://www.cnblogs.com/liujinggang/p/9782796.html一、存储器分类存储器一般来说可以分为内部存储器(内存)，外部存储器(外存)，缓冲存储器(缓存)以及闪存这几个大类。内存也称为主存储器，位于系统主机板上，可以同CPU直接进行信息交换。其主要特点是：运行速度快，容量小。外存也称为辅助存储器，不能与CPU之间直接进行信息交换。其主要特点是：存取速度

liang_xianhui·2023-10-13 19:50

（转载）DDR3驱动原理与FPGA实现

RAM简介RAM(RandomAccessMemory)随机存储器。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。按照存储信息的不同，随机存储器又分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（DynamicRAM,DRAM)。静态随机存储器SRAM（StaticRAM）不需要刷

evlpr8·2023-10-13 19:50

【DRAM存储器十五】DDR介绍-关键技术之DLL和prefetch

个人主页：highman110作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容参考资料：《镁光DDR数据手册》目录DLL预取DDRSDRAM的几个新增时序参数解析DLLDLL，延迟锁相环

highman110·2023-10-13 19:13

RK3588平台产测之ArmSoM-W3 DDR带宽监控

以此来保证产品的质量以及稳定性优秀的产品都要进行多次全方位的功能测试以及性能压力测试才能够经得起市场的检验2.环境介绍硬件环境：ArmSoM-W3RK3588开发板软件版本：OS：ArmSoM-W3Debian113.ArmSoM-W3DDR

ArmSoM·2023-10-12 22:58

基于FPGA的目标颜色识别追踪三——FIFO（同/异步FIFO）、DDR3

FIFO在数据处理过程中是十分重要的。同步FIFO比较简单，面试过程中手撕代码可能会用到。modulesFIFO#(parameterDATA_WIDTH=8,ADDR_WIDTH=4)(inputclk,inputreset_p,inputwr_en,input[DATA_WIDTH-1:0]wr_data,inputrd_en,outputreg[DATA_WIDTH-1:0]rd_data,

wu小学生·2023-10-12 13:11

rockchip SDK修改波特率为115200

解压SDK后，如果不做修改直接编译，固件的调试串口波特率将设置为1500000，现在修改SDK改为115200.1.修改DDR初始化和SPL初始化波特率修改rkbin/bin/rv11/rv1126_ddr

Keith-Yang·2023-10-11 21:41

iTOP-3399核心板瑞芯微RK3399处理器支持项目定制开发

*5.5cm高度：连同连接器在内0.26cmCPU：RockchipRK339928纳米HKMG制程双核Cortex-A721.8/2.0GHz；四核Cortex-A531.4GHz内存：2GB双通道DDR3

迅为电子·2023-10-11 19:04

Linux内核启动流程

目录Uboot启动流程BL0阶段[运行在ROM]疑问BL1[运行在soc内部SRAM]spl阶段其他BL2[运行在外部DDR]完整uboot阶段NandFlash设备的分区方案uboot整体编译流程BL1

橘橙是我·2023-10-11 14:22

推荐频道

DDR