FP 第2页

SPI代码详解FPGA-verilog部分（FPGA+STM32）（一）

声明：本篇文章面向在已对SPI的四种时序有所了解的人我们采用SPI3模式以及将FPGA作从机，STM32作主机的方式讲解，在STM32控制部分采用的是半双工模式，但其实半双工与全双工区别不大，稍加修改即可本文章属于

MinJohnson·2025-06-24 18:02

从7B到671B：DeepSeek R1大模型微调的GPU选型终极指南

以FP16精度计算，7B模型微调需要至少14GB显存（含优化器状态），而671B版本则需要惊人的3TB级存储空间。

卓普云·2025-06-24 17:54

PCB板高速飞拍检测系统助力电子制造自动化领域

4、柔性电路板（FPC）易变形，传统接触式检测易造成损伤。PCB板高

51camera·2025-06-24 15:40

LVDS与GMSL和FPD-Link之间的关系

GMSL（GigabitMultimediaSerialLink）和FPD-Link（FlatPanelDisplayLink）并不是严格意义上的LVDS（Low-VoltageDifferentialSignaling

我是一只有梦想的菜鸟·2025-06-24 14:38

混沌保密音频传输系统设计与评估

详细阐述了系统架构、混沌电路实现、FPGA/微控制器平台部署方案，并制定了全面的评估指标体系（包括音频失真度、误码率、加密/解密时间、密钥空间、敏感性分析、统计特性等）。

神经网络15044·2025-06-24 14:07

FPGA基础 -- Verilog 锁存器简介

由浅入深地讲解Verilog中的锁存器（Latch）**，包括：什么是锁存器（定义与作用）锁存器的分类（透明锁存器vs边沿触发器）Verilog中锁存器的建模方式锁存器与触发器的区别锁存器的时序特性与设计陷阱实际应用与避免锁存器的最佳实践综合工具识别锁存器的方式与调试技巧一、什么是锁存器（Latch）？锁存器是一种电平敏感的时序逻辑单元，用于在特定控制信号（如enable或clk为高电平）时锁存输

sz66cm·2025-06-24 11:20

FPGA基础 -- Verilog 竞争/竞态（Race Condition）

一、什么是“竞争/竞态（RaceCondition）”？概念说明典型后果信号竞争（GlitchRace）由两条或多条逻辑路径传播延迟不同导致。同一时刻从不同路径到达的电平先后顺序不可预知，产生毛刺或错误翻转。硬件级：产生额外脉冲，触发错误状态或计数。事件竞争/仿真竞态（SchedulingRace）仿真器在同一个时刻deltacycle内对同一变量存在多个驱动且调度顺序不确定（典型如=阻塞赋值）。

·2025-06-24 11:20

【免费领取】2025高考志愿填报最全指南！专业解析+历年分数线+就业前景一键获取

pwd=jm33提取码：jm332️⃣全国大学投档线数据库https://pan.baidu.com/s/1XOHMCLIgFpOcOsbbl1dK7w?pwd=3e6b提取码：3e6b

启航挨踢·2025-06-24 11:49

2025如何填报志愿，高考专业详解

pwd=t19d提取码:t19dhttps://pan.baidu.com/s/1XOHMCLIgFpOcOsbbl1dK7w?pwd=3e6b提取码:3e6bhttps://

启航挨踢·2025-06-24 11:14

打印COCO格式指标

评价代码importargparsefrompycocotools.cocoimportCOCOfrompycocotools.cocoevalimportCOCOevaldefparse_opt():

珺毅同学·2025-06-24 09:34

【android bluetooth 协议分析 14】【HFP详解 1】【案例一：手机侧显示来电，但车机侧没有显示来电：讲解AT+CLCC命令】

1.背景今天上报了一例，手机是连接了蓝牙的。但此时来电时，车机侧不显示来电。可以在手机侧看到来电。这里简单分享一下这个问题。借着这个问题，我们讲解一下：SentAT+CLCCRcvd+CLCC:1,1,4,0,0,“173xxxxxxx7”,129,"173xxxxxx7"2.案例分析1.问题情况日志:从btsnoop文件中很清楚的看到我们车机下发了SentAT+CLCC1455852025-06

奔跑吧 android·2025-06-24 06:42

FPGA芯片企业需要做哪些认证？

FPGA芯片厂商，为了符合行业和客户的要求，保证产品的质量，需要在公司层面和产品层面完成一些标准的三方认证。

·2025-06-24 01:15

PLD是什么的简称？

与FPG

我非常不满意·2025-06-23 23:06

折线段函数拟合为有理函数的完整实现（Python）

折线段函数拟合为有理函数的完整实现（Python）1.问题分析与数学模型问题定义：将分段线性函数（折线段）fpwl(x)f_{\text{pwl}}(x)fpwl(x)拟合为有理函数形式：R(x)=P(

pk_xz123456·2025-06-23 21:20

XCVU47P-2FSVH2892E Xilinx Virtex UltraScale+ FPGA AMD

XCVU47P-2FSVH2892E是一款为超高带宽、超大逻辑、低延迟应用而生的旗舰级FPGA。它不仅为AI与网络加速提供了理想平台，也在5G与未来通信基础设施中发挥着核心作用。

XINVRY-FPGA·2025-06-23 19:34

面试150 除自身以外数组的乘积

fromtypingimportListclassSolution:defproductExceptSelf

Alfred king·2025-06-23 17:23

【AI Study】第五天，Matplotlib（10）- 实际应用

importpandasaspdimportnumpyasnpimportmatplotlib.pyplotaspltfrommatplotlib.datesimportDateFormatter,MonthLocatordefplot_time_series_anal

co-n00b·2025-06-23 15:33

目标检测neck经典算法之FPN的源码实现

ZzzZ31415926·2025-06-23 09:29

PHP云原生与Serverless架构深度实践

1.ServerlessPHP架构Bref与AWSLambda集成bash#安装Brefcomposerrequirebref/brefphpartisanvendor:publish--tag=serverless-configserverless.yml

seopthonshentong·2025-06-23 08:18

ACR窃密木马改头换面，更名重构后规避能力升级

FreeBuf-·2025-06-23 06:39

undefined reference to mysql close_mysql编译提示undefined reference to `mysql_init\'-VankeH-ChinaUnix博客...

char*query_str;intrc,i,fields;introws;if(NULL==mysql_init(&stMysql)){fprintf(stderr,"mysqliniterror:%

Rv酋长·2025-06-23 05:30

Python 3.13.2 源码安装指南

Python-3.13.2.tgz2.安装依赖sudoyuminstall-ygccopenssl-develbzip2-devellibffi-develzlib-devel3.解压安装包tar-zxvfPython

hnlucky·2025-06-23 02:05

Oracle第五章PL/SQL基础

UnderstandthecompositionofPL/SQLstatementblocks〖实训内容Trainingcontent

ZShuiShen·2025-06-22 23:49

349 FPS！开源！CoR-GS：仅需3张图片即可训练Gaussian场景！

点击下方卡片，关注「3D视觉工坊」公众号选择星标，干货第一时间送达来源：3D视觉工坊添加小助理：dddvision，备注：方向+学校/公司+昵称，拉你入群。文末附行业细分群扫描下方二维码，加入3D视觉知识星球，星球内凝聚了众多3D视觉实战问题，以及各个模块的学习资料：近20门视频课程（星球成员免费学习）、最新顶会论文、计算机视觉书籍、优质3D视觉算法源码等。想要入门3D视觉、做项目、搞科研，欢迎扫

3Ｄ视觉工坊·2025-06-22 22:39

无人机资料（basic）

可以先按照这个博主的买所有的组件搭起来Howtobuilda7-inchlongrangeFPVDronefor$150https://www.youtube.com/watch?

qqqweiweiqq·2025-06-22 16:36

GIFPlayer 使用指南：创建可调速的 GIF 播放器

今天我要分享一个功能全面的JavaScriptGIF播放器类-GIFPlayer，它支持播放控制、速度调整和自适应尺寸等功能核心功能基本播放控制播放/暂停切换自动播放选项帧精确控制速度调节0.5倍到8倍可调速度加速

斯~内克·2025-06-22 15:28

DeepSpeed 深度学习学习笔记：高效训练大型模型

再到现在的万亿参数模型），传统的单GPU训练方式变得力不从心，即使是多GPU训练也面临巨大挑战：内存限制(MemoryWall):模型参数：模型的参数量巨大，例如一个1750亿参数的GPT-3模型，即使使用FP16

·2025-06-22 14:16

2025年美国非农数据公布时间表

美国非农就业数据（Non-FarmPayrolls，简称NFP）是每月最受关注的经济指标之一，由美国劳工部统计局发布。

金融小师妹·2025-06-22 09:46

机器学习模型评估：ROC曲线

它以假阳性率（FalsePositiveRate，FPR）为横坐标，真阳性率（TruePositiveRate，TPR）为纵坐标，绘制出的曲线。

数字化与智能化·2025-06-22 08:44

How to install Django-Install Python Django | Django 安装指南【官方版】

fordetails.GetthelatestversionofPythonatDo

太阳神LoveU·2025-06-22 06:52

FPGA基础 -- Verilog 的值变转储文件（VCD：Value Change Dump）

Verilog的“值变转储文件（VCD：ValueChangeDump）”，这是一项在仿真调试中至关重要的技术，可以帮助你“看见”RTL中每个信号随时间的变化过程。一、什么是Verilog的值变转储文件（VCD）VCD文件是一种标准格式的文本文件，全称为ValueChangeDump，用于记录Verilog仿真过程中信号的取值变化。它的作用类似于逻辑分析仪的抓取波形，但作用于RTL层，用于：波形观

sz66cm·2025-06-22 01:27

FPGA基础 -- Verilog 的属性（Attributes）

Verilog的属性（Attributes）的系统化培训内容，适用于希望深入理解属性如何在综合、仿真和工具指示中使用的专业工程师。内容将涵盖：属性的定义、语法、使用场景、典型示例、工具兼容性与注意事项。一、什么是Verilog的属性（Attribute）Verilog的属性是附加在语句或对象上的元信息（Metadata），不会改变功能行为，但用于指导综合器、仿真器或其他EDA工具的行为，例如：优化

sz66cm·2025-06-22 00:24

在 DE2-115 开发板上使用 Chisel 编写流水灯程序

在DE2-115开发板上使用Chisel编写流水灯程序步骤1：打开QuartusII软件步骤2：编写Verilog代码步骤3：配置项目步骤4：分配引脚步骤5：编译项目步骤6：下载比特流到FPGA步骤7：

奈一410·2025-06-22 00:52

Mask R-CNN 论文译读笔记

MaskR-CNN训练简单，相比FasterR-CNN仅增加少量开销，推断速度可达5fps。此外，MaskRCNN易于

songyuc·2025-06-21 20:26

ffmpeg 带alpha透明层的视频编码

png编码可以封装为mp4、mov等ffmpeg-fimage2-r25-iinput_%d.png-vffps=25-vcodecpngoutput.mov-yqtrle编码只能封装为mov，不可以封装为

Ternence_Hsu·2025-06-21 19:51

FPGA基础 -- Verilog 共享任务（task）和函数（function）

Verilog中共享任务（task）和函数（function）的详细专业培训，适合具有一定RTL编程经验的工程师深入掌握。一、任务（task）与函数（function）的基本区别特性taskfunction调用方式可以在过程块中调用可以在表达式中调用返回值无返回值，通过output/inout传递必须有返回值执行周期可以包含时间延迟#、事件@不能有任何延迟并发可与fork...join结合实现并发

sz66cm·2025-06-21 17:36

宽带中频10.4G采集卡

板载FPGA具备实时信号处理能力，可以进行大数据量的实时信号处理，这些特性使其成为超宽带信号采集、雷达、复杂电磁环境及无线频谱应用领域进行信号采集和分析的理想工具。

·2025-06-21 14:44

PCIe宽带中频采集回放平台3GS/s 采集14bit 2通道 12.6GS/s回放 16bit 2通道

板载FPGA具备实时信号处理能力，可实现数字下变频DDC、数字滤波、快速傅立叶变换等信号处理算法。提供快速的PCIExpress3.0x8数据传输接口，以及灵活

FPGA_ADDA·2025-06-21 14:44

中频收发卡-采集回放

它具有14bit分辨率、3GS/sAD采样率和12.6GS/sDA更新率，基于XilinxKU060FPGA系列。

FPGA_ADDA·2025-06-21 13:42

基于大模型的尿毒症预测及综合治疗方案技术方案

系统集成方案1.系统架构设计2.数据流说明四、系统部署拓扑图1.生产环境拓扑2.高可用设计要点五、关键技术指标一、算法实现伪代码1.尿毒症风险预测模型（基于多模态融合Transformer）#数据预处理模块defpre

LCG元·2025-06-21 13:40

FPGA基础 -- Verilog语言要素之整型数、实数、字符串

✅一、整型数（Integer）Verilog中的整型值支持如下几种方式表达：1.常规整数格式（literal）10//默认十进制8'd10//8位的十进制108'b1010//8位的二进制8'o12//8位的八进制（12=10）8'hA//8位的十六进制（A=10）2.语法结构说明[位宽]'[进制][数值]位宽：指明宽度，如8'd10是8位进制：b：二进制（binary）o：八进制（octal）d

sz66cm·2025-06-21 11:27

第三届全国先进技术成果转化大会成功举办中科亿海微携品亮相

为深入贯彻落实党的二十届三中全会精神，积极响应国家“两重”“两新”“两业”“8+9新产业”经济发展战略，5月16日至18日，中科亿海微携国产FPGA、SiP系统级芯片、SoM模块和专用SoC芯片等核心产品

ehiway·2025-06-21 11:25

中科亿海微SoM模组——AI图像推理解决方案

本文介绍的中科亿海微基于FPGA+SoC架构的通用AI图像推理模组，主要

·2025-06-21 11:55

中科亿海微SoM模组——波控处理软硬一体解决方案

图波控处理板实物图波控处理板硬件由波控处理FPGA模块、角度补偿数据存储模块、电平转换模块、电源模块等关键模块组成。FPGA模块单元，选用中科亿海

ehiway·2025-06-21 11:24

中科亿海微SoM模组——中频信号采集存储卡

数字中频信号采集存储是指利用ADC、FPGA实现对信号进行数字化采集、处理和存储传输的过程。该技术在通信、雷达、无线电等领域具有重要应用。

ehiway·2025-06-21 11:54

中科亿海微SoM模组——FPGA+ARM核心板

FPGA+ARM核心板是基于中科亿海微的EQ6HL45型FPGA芯片开发的高性能核心板，具有处理器丰富、接口丰富、高速大带宽等特点，适合异构平台算法、控制等方面使用。