E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA学习之路
基于飞腾ARM+
FPGA
国产化计算模块联合解决方案
联合解决方案概述随着特殊领域电子信息系统对自主创新需求的日益提升,需不断开展国产抗恶劣环境计算整机及模块产品的研制和升级。特殊领域电子信息系统的自主创新,是指依靠自身技术手段和安全机制,实现信息系统从硬件到软件的自主研发设计、生产、升级、维护的全程可控,其中特殊领域抗恶劣环境计算模块产品的自主创新是其中的重要组成部分。抗恶劣环境计算模块产品的自主研制,不仅要求处理器子系统的自主创新,还要求外围接口
深圳信迈科技DSP+ARM+FPGA
·
2024-02-19 19:34
飞腾+FPGA
网络
FPGA
转行ISP的探索之一:行业概览
ISP的行业位置最近看到一个分析,说
FPGA
的从业者将来转向ISP(ImageSignalProcess图像信号处理)是个不错的选择,可以适应智能汽车、AI等领域。
徐丹FPGA之路
·
2024-02-19 19:32
FPGA
异构计算
fpga开发
接口隔离原则
算法
FPGA
转行ISP的探索之二:技术路线和概念
ISP领域的概念1相机方面的概念1)DENOISE,图像去噪图像噪声按噪声与信号的关系可分为加性噪声和乘性噪声;按照产生原因可分为外部噪声和内部噪声;按照统计特性可分为平稳噪声和非平稳噪声;平稳噪声基于统计后的概率密度函数又可以分为:高斯噪声、泊松噪声、脉冲噪声、瑞利噪声。图像去噪的算法一般是滤波,比如空域滤波,变换域滤波,机器学习方法等,经常是用OpenCV的代码来写。2)CONTRAST,对比
徐丹FPGA之路
·
2024-02-19 19:32
FPGA
异构计算
算法
fpga开发
接口隔离原则
算法
基于
FPGA
的ECG信号滤波与心率计算verilog实现,包含testbench
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1ECG信号的特点与噪声4.2
FPGA
在ECG信号处理中的应用4.3ECG信号滤波原理4.4心率计算原理4.5
FPGA
在
简简单单做算法
·
2024-02-19 19:07
Verilog算法开发
#
通信工程
fpga开发
ECG信号
滤波
心率计算
剽悍一只猫的剽悍行动营——我的二十二天
学习之路
作者:原来如此我就是这么幸运,有幸知道有行动营这个社群,并且幸运的加入了这个社群。在一个正确的时间,认识了一群有正能量的人,学习了很多正能量的知识。我是一个赋闲在家十年的人;我是一个全职的家庭主妇;我是一个没有高学历的人;我是一个没有特长的人;我是一个与社会脱节的人……但就是这样的我,有幸通过朋友加入行动营。每天除了接送孩子做家务,刷刷朋友圈,追剧,这就是你想要的生活吗?你的以后后也要这样度过吗?
娜一姐
·
2024-02-19 18:55
fpga
与lvds
低压差分信号LVDS(LowVoltageDifferentialSigna1)是由ANSI/TIA/EIA-644—1995定义的用于高速数据传输的物理层接口标准。它具有超高速(1.4Gb/s)、低功耗及低电磁辐射的特性,是在铜介质上实现千兆位级高速通信的优选方案;可用于服务器、可堆垒集线器、无线基站、ATM交换机及高分辨率显示等等,也可用于通用通信系统的设计。BLVDS(BusLVDS)是LV
fpga和matlab
·
2024-02-19 13:37
FPGA
板块10:FPGA接口开发
LVDS
Xilinx
fpga
实现LVDS高速ADC接口
FPGA
的selecteIO非常强大,支持各种IO接口标准,电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。
Hack电子
·
2024-02-19 13:05
深度学习
人工智能
机器学习
stm32
python
LVDS高速ADC接口, xilinx
FPGA
实现
FPGA
的selecteIO非常强大,支持各种IO接口标准,电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。
Hack电子
·
2024-02-19 13:05
fpga开发
FPGA
高速接口(LVDS)
目前
FPGA
开发板资料中涉及LVDS通信的方案并不多,但是LVDS实际上有大量的应用,特别是在高速ADC,高分辨率摄像头,液晶屏显示技术等应用领域。所以掌握
LEEE@FPGA
·
2024-02-19 13:01
FPGA高速接口开发
fpga开发
LVDS
一起走的
学习之路
(294)
数据化思维之前国庆的时候我想大家都听说了我们可能会和周林一起接一个门面。由于是大投资,所以我们都比较慎重,说实话,这个门面在我们看来,并不太好,但是周林他们却觉得不错。因此,这几天方同学就一直在研究这个店铺的科学性。今天,他就在群里一直发一串数字,刚开始我并不知道这是什么意思,结果后来他解释了一下,是同一时段新门面费门口人流量,周围店铺客人,新门面客人,以及我们现在这个店铺的客人。然后对比了好多个
小米雨路
·
2024-02-19 13:35
通过eeprom验证
FPGA
实现的单字节/页读写IIC接口时序
1、概括 前文设计基于
FPGA
的IIC接口模块,本文将使用eeprom来验证该模块的设计。
电路_fpga
·
2024-02-19 10:00
FPGA基础模块
FPGA
基本原理
fpga开发
FPGA
中的模块调用与例化
半加器模块2.2全加器模块三、参数定义关键词与整数型寄存器3.1参数定义关键词parameter3.2局部参数定义关键词localparam3.3整数型寄存器integer四、总结一、模块调用与实例化在
FPGA
长安er
·
2024-02-19 10:45
fpga开发
FPGA
之移位寄存器
SLICEM中的LUT可以配置为32位移位寄存器,而无需使用slice中可用的触发器。以这种方式使用,每个LUT可以将串行数据延迟1到32个时钟周期。移入D(DI1LUT引脚)和移出Q31(MC31LUT引脚)线路将LUT级联,以形成更大的移位寄存器。因此,SLICEM中的四个LUT被级联以产生高达128个时钟周期的延迟。32位移位寄存器调用原语:SRLC32E#(.INIT(32h0000000
行者..................
·
2024-02-19 10:12
fpga开发
06 分频器设计
分频器简介实现分频一般有两种方法,一种方法是直接使用PLL进行分频,比如在
FPGA
或者ASIC设计中,都可以直接使用PLL进行分频。
lf282481431
·
2024-02-19 10:41
FPGA开发入门
fpga开发
FPGA
行业会议与展会的调研
调研
FPGA
的行业、产业的会议、展会、峰会、论坛等,针对全行业的、规模大的比较少,只有一个是
FPGA
生态峰会,它属于深圳国际电子展(ELEXCON)2022下面的一个论坛:“嵌入式与AIoT产业论坛”之下的
徐丹FPGA之路
·
2024-02-19 10:07
FPGA
fpga开发
【PCIE709-F】基于复旦微JFM7VX690T80
FPGA
的全国产化8通道光纤双FMC接口数据处理平台
板卡概述PCIE709-F是一款基于上海复旦微电子的28nm7系列
FPGA
JFM7VX690T80的全国产化8通道光纤双FMC接口数据预处理平台,该板卡采用复旦微的高性能7系列
FPGA
作为实时处理器,实现
北京青翼科技
·
2024-02-19 10:05
fpga开发
FPGA
图像算法实现——Canny边缘检测
1Canny边缘检测原理概述相关博文:https://www.cnblogs.com/techyan1990/p/7291771.htmlhttps://www.cnblogs.com/mmmmc/p/10524640.htmlhttps://www.cnblogs.com/sdu20112013/p/11614059.htmlhttps://blog.csdn.net/weixin_406478
MmikerR
·
2024-02-19 10:32
#
图像处理
fpga
基于
FPGA
的Bayer转RGB算法实现
1概述Bayer转RGB在图像处理中被称为去马赛克(Demosaic),是机器视觉ISP流程中的一个基础且重要的算法,主要完成彩色图像传感器原始的Bayer格式图像到RGB格式图像的转换。关于Bayer图像的相关概念和知识,本文不作介绍。常见知识点以及各种Bayer转RGB算法的介绍网上有很多博文可以参考学习:https://www.cnblogs.com/qiqibaby/p/5267566.h
MmikerR
·
2024-02-19 10:32
#
图像处理
matlab
计算机视觉
fpga开发
图像处理
2维离散余弦变换(DCT)
FPGA
快速实现方法
在
FPGA
实现中,都是采用拆成2个一维DCT的方式进行计算。因此,2维DCT便拆分为2次行、列方向的一维DCT变换,在
FPGA
中只需要实现1维DCT变换,然后复用2次即可。
MmikerR
·
2024-02-19 10:01
#
图像处理
fpga
dct
FPGA
图像算法实现——卷积、窗口运算之滑动窗口模块设计
这些基于图像滑动窗口的运算非常适合在
FPGA
中进行流水线实时高效处理,也是
FPGA
图像算法实现的一个热点。其中,最基础的工作就是在
FPGA
中设计一个滑动窗口模块。
MmikerR
·
2024-02-19 10:01
#
图像处理
fpga
图像处理
fpga图像处理
机器视觉
滑动窗口
白话微机:8.解释
FPGA
以及一些考研面试问题
一.前言(更新世界观)在“微机世界”,普通的城市(单片机)里,人又有一个别的名字叫做“数据”,人有0有1;人们也有住房,这些住房在这个世界叫做“存储器”;地上有路,这些路叫做“数据总线”,交通系统则统称为总线;这里也有行政部门,比如公安局之类的,又有个名字叫“寄存器”;有中央政府,政府又叫做“中央处理器(CPU)”,这里也会发生的一些自然灾害(内部中断)和人为活动(外部中断),I/O接口是城市(单
nnerddboy
·
2024-02-19 10:55
微机世界
fpga开发
嵌入式硬件
单片机
激光条纹中心线提取算法
FPGA
实现方案
1概述激光条纹中心线提取是3D线激光测量领域一个较为基础且重要的算法。目前,激光条纹中心线提取已有多种成熟的算法,有很多相关的博客和论文。激光条纹中心线提取的真实意义在于工程化和产品化的实际应用,而很多算法目前只能用于学术研究或理论实验,无法在应用端或产品端商用化落地。常见的中心线提取算法有:边缘法中心法阈值法形态学细化法极值法灰度重心法曲线拟合法Steger算法上述这些算法中只有灰度重心法,曲线
MmikerR
·
2024-02-19 10:18
#
机器视觉
#
图像处理
3D线激光
激光中心线提取
FPGA
图像处理
机器视觉
工业检测
3D测量
FPGA
_简单工程_拨码开关
一框图二波形图三代码3.1工程代码modulebomakiaguan(input[15:0]switch,//输入16路拨码开关outputreg[15:0]led//输出16个LED灯);always@(switch)beginled<=switch;//将拨码开关的值直接赋给LED灯end//将拨码开关的值直接赋给LED灯endmodule3.2仿真代码modulebomakiaguan_tb
哈呀_fpga
·
2024-02-15 10:24
fpga开发
Altium Designer 软件介绍
AltiumDesigner是业界首例将设计流程、集成化PCB设计、可编程器件(如
FPGA
)设计和基于处理器设计的嵌入式软件开发功能整合在一起的产
Kilento
·
2024-02-15 08:27
Altium
Designer
Altium
Designer硬件设计
嵌牛2
姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/
FPGA
Designer/article/details/88675808【嵌牛导读】定时器使用示例【
李泽浩
·
2024-02-15 08:23
这是属于2020年的第一篇:疫情带给我的思考
这是“精进
学习之路
”第1篇原创文章,阅读大约需3分钟。大家好,我是精进
学习之路
(微信公众号)。今天我正式的第一篇文章。我到底要做什么呢?这要从2020年春节说起。
麦小麦兜兜不住
·
2024-02-15 05:18
m基于
FPGA
的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
目录1.算法仿真效果2.算法涉及理论知识概要2.1卷积码编码2.2RS码编码2.3级联编码2.4解码过程3.Verilog核心程序4.完整算法代码文件获得1.算法仿真效果Vivado2019.2仿真结果如下:2.算法涉及理论知识概要级联码是一种通过将两种或多种纠错码结合使用来提高纠错能力的编码方案。在RS+卷积级联编码中,通常首先使用卷积码对原始数据进行编码,以增加冗余并提供一定的纠错能力。然后,
我爱C编程
·
2024-02-15 04:40
FPGA通信和信号处理
fpga开发
RS卷积级联编译码
一起走的
学习之路
(四十八)
很多事情为什么做不好,因为大多数时候他们真的不是我们的刚需。你说我们想要找更多的钱,想要财富自由,但似乎不管怎样,我们依旧不会饿死,基本的生活仍然可以保证,于是想更多方法赚更多钱就不是那么刚需,所以我们常常就更多的是想想。回想一下,我每次做成功的事似乎都因为那件事是刚需。以前每到期末就会很认真的复习,因为期末考试成绩直接影响着奖学金或是寒暑假的质量。为什么大学毕业考公务员和有了工作参加公务员考试是
小米雨路
·
2024-02-15 03:09
【GRU回归预测】开普勒算法优化多头注意力机制卷积神经网络结合门控循环单元KOA-MultiAttention-CNN-GRU数据预测(多输入单输出)【含Matlab源码 3772期】
个人主页:海神之光代码获取方式:海神之光Matlab王者
学习之路
—代码获取方式⛳️座右铭:行百里者,半于九十。
Matlab领域
·
2024-02-14 23:18
matlab
我的理财
学习之路
8月下旬的一天中午,无意中看到一篇推文,是微淼商学院推荐的课程,文末有老师的微信二维码,已经课程的付款链接,因为推文写的比较好,尤其是提出的关闭花呗信用卡等,太符合我目前的实际情况了,所以特别感兴趣,抱着试一试的态度报了名,当时是0821.开课时间是0829,中间有8天的时间让读一本电子书《小狗钱钱》,虽然之前听说过这本书,但是没有读过原版,读完了之后就感慨,不愧是风靡全球的理财入门读物,里面的内
韩玲Julie
·
2024-02-14 18:09
CRC校验 - 基于
FPGA
的实现
CRC校验-基于
FPGA
的实现0背景CRC即循环冗余校验:常用于数据通信领域中,通常由发送端添加校验码于单帧数据的尾部,并由接受方进行提取和校验该帧数据传输是否正确。
CAOXUN_FPGA
·
2024-02-14 15:25
FPGA应用篇
CRC8
CRC16
CRC校验
CRC校验Verilog
Python
学习之路
-爬虫提高:scrapy基础
Python
学习之路
-爬虫提高:scrapy基础为什么要学习scrapy通过前面的学习,我们已经能够解决90%的爬虫问题了,那么scrapy是为了解决剩下的10%的问题么,不是,scrapy框架能够让我们的爬虫效率更高什么是
geobuins
·
2024-02-14 10:35
python
学习
爬虫
Python
学习之路
-爬虫提高:scrapy使用
Python
学习之路
-爬虫提高:scrapy使用scrapy项目实现流程创建一个scrapy项目:scrapystartprojectmySpider生成一个爬虫:scrapygenspideritcast"itcast.cn
geobuins
·
2024-02-14 10:04
python
学习
爬虫
AMD
FPGA
设计优化宝典笔记(4)复位桥
高亚军老师的这本书《AMD
FPGA
设计优化宝典》,他主要讲了两个东西:第一个东西是代码的良好风格;第二个是设计收敛等的本质。
徐丹FPGA之路
·
2024-02-14 07:06
FPGA
异构计算
fpga开发
笔记
AMD
FPGA
设计优化宝典笔记(3)控制集
控制集1控制集的个数要求控制集controlset:因为7系列
FPGA
,一个slice只能有一种控制集(触发器的使用方式比如有复位/有时钟使能等等),多了就会分布到不同的slice里,所以代码尽量统一触发器的控制集使用方式
徐丹FPGA之路
·
2024-02-14 07:36
异构计算
FPGA
fpga开发
笔记
一起走的
学习之路
(271)
断舍离之前放同学都买了一本书,书的名字就叫做断舍离,她让我仔细看这本书主要是因为,现在我们家里的东西堆的很乱,很多已经没有用的东西,但是堆在那里很久很久,也不愿意去动它,所以方同学就让我好好的看看这本书,除了整理好自己的生活,用品,以外,也整理整理自己的思绪。说实话,刚开始看这本书的时候还是存在一些抵触情绪,总觉得自己的这些东西是在某个时候可以用到的,所以一直都舍不得扔,就像方同学说的,可能有的衣
小米雨路
·
2024-02-14 02:53
【0基础学习mysql】之DQL-分页查询及执行顺序
CSDN话题挑战赛第2期参赛话题:学习笔记
学习之路
,长路漫漫,写学习笔记的过程就是把知识讲给自己听的过程。这个过程中,我们去记录思考的过程,便于日后复习,梳理自己的思路。
天寒雨落
·
2024-02-14 02:31
数据库
学习
mysql
数据库
一起走的
学习之路
(290)
这两天一直在忙着采购家具,之前其实也已经关注了很久,特别是沙发桌子,床这些东西,也已经加入购物车,也早就和,风同学进行了讨论。今天早上方同学就在问我这些东西是否买了,我回答他说由于最终没有敲定,所以我还是一直在纠结当中,在她的督促下,我下手把沙发给采购了。说实话,咱们家具的这个过程中一直迟迟不动,一方面是因为自己比较纠结,想做更多的比较,另一方面我觉得还是执行能力比较差的体现,很多时候觉得这件事做
小米雨路
·
2024-02-14 01:45
【INTEL(ALTERA)】为什么 PCI Express 的 P-tile Avalon Streaming
FPGA
IP 显示 RDC-50002 警告?
说明由于英特尔®Quartus®PrimeProEdition软件版本21.4及更高版本存在一个问题,您可能会看到PCIExpress*的P-tileAvalon®流式传输英特尔®
FPGA
IP违反以下设计助手规则
神仙约架
·
2024-02-13 22:58
INTEL(ALTERA)
FPGA
fpga开发
P-tile
RDC-50002
PCIE
【INTEL(ALTERA)】为什么altera
FPGA
主板测试系统报告power的电流读数高
说明您可能会观察到altera
FPGA
主板测试系统中电源实用程序显示的高电流值,这与直接连接到电源寄存器时测量的值不同。
神仙约架
·
2024-02-13 22:27
INTEL(ALTERA)
FPGA
fpga开发
quartus
主板测试
基于嵌入式linux开发的“2048”游戏综合设计
学号:17020110019姓名:高少魁【嵌牛导读】本设计将之前提到的在
FPGA
开发平台上设计的游戏2048移植到了嵌入式开发平台上,利用基于qemu开源软件的虚拟mini2440开发板,使用Framebuffer
Clearlovekui9
·
2024-02-13 18:29
全定制
FPGA
硬件电路设计实现最大公约数求取算法(Quartus II)
设计原理及结构方案四、电路设计描述1.32位D触发器2.32位多路选择器3.32位减法器4.32位求余电路5.GCDOUT信号产生电路6.DONE_L信号产生电路五、仿真激励设计方案及电路仿真结构六、设计总结当前,
FPGA
2402_82964571林
·
2024-02-13 17:41
算法
fpga开发
Python
学习之路
-爬虫提高:常见的反爬手段和解决思路
Python
学习之路
-爬虫提高:常见的反爬手段和解决思路常见的反爬手段和解决思路明确反反爬的主要思路反反爬的主要思路就是:尽可能的去模拟浏览器,浏览器在如何操作,代码中就如何去实现。
geobuins
·
2024-02-13 16:59
python
学习
爬虫
Python
学习之路
-爬虫提高:selenium
Python
学习之路
-爬虫提高:selenium什么是seleniumSelenium是一个Web的自动化测试工具,最初是为网站自动化测试而开发的,Selenium可以直接运行在浏览器上,它支持所有主流的浏览器
geobuins
·
2024-02-13 16:28
python
学习
爬虫
《
FPGA
至简设计原理与应用》学习笔记2 ——
FPGA
至简设计原理
课程资源视频:https://www.bilibili.com/video/BV14K4y1u7kH/资料:https://www.aliyundrive.com/s/E9H7Mc5hqhu第1章高效编辑器GVIMGVIM官方的四种操作模式命令模式插入模式可视模式正常模式本课程至简设计法将GVIM分为三种模式:命令模式:只能看代码和发出命令,不能进行文本编辑编辑模式:文本编辑列操作模式:对多行的某
|惜取少年时
·
2024-02-13 15:06
FPGA与嵌入式
fpga开发
AMD
FPGA
设计优化宝典笔记(1)触发器
高亚军老师的这本书《AMD
FPGA
设计优化宝典》,他主要讲了两个东西:第一个东西是代码的良好风格;第二个是设计收敛等的本质。
徐丹FPGA之路
·
2024-02-13 09:13
FPGA
异构计算
fpga开发
笔记
AMD
FPGA
设计优化宝典笔记(2)亚稳态
一亚稳态亚稳态的产生是由于寄存器采样不满足建立时间或保持时间要求导致的,亚稳态的产生是无法避免的,我们能做的只是想办法降低其发生的频率。在跨时钟域设计中,由于时钟域存在跨域,如果不采取手段,则会有很大概率会引入亚稳态。今天看了亚稳态这一章,感觉印象最深刻的是,它对应的是异步的处理,也就是发送的寄存器的时钟是一个,接收寄存器的时钟是另外一个。1单bit的信号如果是一个单比特的信号,那么可以通过让接收
徐丹FPGA之路
·
2024-02-13 08:12
FPGA
异构计算
fpga开发
笔记
re:从0开始的CSS
学习之路
11. 盒子垂直布局
1.盒子的垂直布局的注意若两个“相邻”垂直摆放的盒子,上面盒子的下外边距与下面盒子的上外边距会发生重叠,称为外边距合并若合并后,外边距会选择重叠外边距的较大值若两个盒子具有父子关系,则两个盒子的上外边距会发生重叠,若改变盒子的上外边距,父子盒子都会随之移动位置三种解决办法:1.可以为父元素添加边框2.可以为父元素添加内边距3.为父元素添加overflow:hidden;学习完浮清除动元素的最终解决
扶摇|
·
2024-02-13 05:33
从0开始的CSS之旅
css
学习
前端
FPGA
_工程_基于rom的vga显示
一框图二代码修改moduleDisplay#(parameterH_DISP=1280,parameterV_DISP=1024,parameterH_lcd=12'd150,parameterV_lcd=12'd150,parameterLCD_SIZE=15'd10_000)(inputwireclk,inputwirerst_n,inputwire[11:0]lcd_xpos,//lcdho
哈呀_fpga
·
2024-02-12 18:44
fpga开发
fpga
图像处理
学习
信号处理
系统架构
vivado中关于mark_debug综合被优化的问题
vivado中关于mark_debug综合被优化的问题最近项目中到了
FPGA
验证阶段,使用vivado2010版本百度各种方法去探测想要debug的信号,一些简单的信号,直接在netlist中标记即可,
weixin_37639451
·
2024-02-12 16:10
vivado
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他