FPGA学习心得

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

2021-01-20

【打卡天数】：第979天【学习心得】：爱之以道，依道而行，才能给孩子保驾护航。所以，作为父母者应该好好学习，才能引领孩子，才能正确地爱孩子。1.深悟：做事要量力而行，不可好高骛远。
陌上花7807·2024-03-11 21:58

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

【学习心得】Python好库推荐——websocket-client

【学习心得】websocket协议简介并与http协议对比http://t.csdnimg.cn/C3hEQ一、安装和快速入门pipinstallwebsocket-client两个基本的使用
小oo呆·2024-03-09 00:23

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

在《致良知》-学习学习心得

真正伟大的力量就是真诚，我们应该带着我们这颗真诚的心去看世界，提高自己的宽度与境界，其实它就在我们心里。
汇鑫财税张霞·2024-03-02 07:01

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

高效能慢生活践行第330天0108-2020

（100/31）✔本周目标：休整&9段今日三只1.完成年度检视2.3昨日三只检视1.补齐落下的晨间日记✔2.补齐周检视✔3完成月度检视✔小确幸（幸福小种子）1第3个100/31天早起挑战成功✔反思1.学习心得
1d8e109700b7·2024-02-28 22:37

开物成务--系辞上传第十章

“后世必有王者起”---第十章学习心得寒假真是冬藏的时段，老师们都猫在家里各种剋书各种储备，接近开学又开始大小备课会，带着各自的“收藏”切磋琢磨以生发新学期的灵感和方略。
静织虹霓·2024-02-24 07:21

《数据思维课》学习心得之一

昨天有朋友问起我近期收获，我略带得意的说了读书学习方面的事情，并且把近一个月读的书，学习的课程罗列了一下，突然让自己一愣。为什么呢？发现数量上居然还说得过去。不过，同时自己就意识到，这样做不行。量，永远不能成为自己的追求，只有质才是唯一的目的。这个质，其实就是学习效果。看书也好，听课程也好，自己看了听了，究竟学会了多少？掌握了什么？在实际中是否得到了运用？学而不思则罔，思而不学则殆。这是老祖宗早就
昌平老刘·2024-02-23 04:49

java 面向对象学习心得

学习目标：掌握java面向对象基本设计思想学习内容：1.继承：继承就是子类继承父类的特征和行为，使得子类对象（实例）具有父类的实例域和方法，或子类从父类继承方法，使得子类具有父类相同的行为。比如兔子和羊属于食草动物类，狮子和豹属于食肉动物类。食草动物和食肉动物又是属于动物类。虽然食草动物和食肉动物都是属于动物，但是两者的属性和行为上有差别，所以子类会具有父类的一般特性也会具有自身的特性。2.封装：
. py·2024-02-20 21:11

JAVA面向对象学习心得

JAVA面向对象学习心得Java是面向对象编程的语言，在学习完Java基础语法后，下一个内容就是面向对象的内容了。那么什么是面向对象呢？下面就简单解释一下。
薛定谔的程序j·2024-02-20 21:10

Java学习心得

Java学习心得一.Java入门Java是一门面向对象编程语言，不仅吸收了C++语言的各种优点，还摒弃了C++里难以理解的多继承、指针等概念，我初次接触java时，发现它和c语言有一些不同，不仅要定义类
杨文俊144·2024-02-20 21:10

Java学习心得感悟

在我踏入Java学习的道路之前，我对编程只是一知半解，对于代码的世界充满了好奇和向往。然而，当我真正开始学习Java时，我才意识到，学习Java不仅仅是学习一门编程语言，更是一种思维方式和解决问题的能力的培养。首先，学习Java让我深刻体会到了编程的逻辑思维。在编写Java代码的过程中，我需要清晰地定义问题，分析问题的解决思路，并将思路转化为代码实现。这种逻辑思维的训练不仅在编程中有用，也可以应用
Yaml墨韵·2024-02-20 21:39

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。
black_pigeon·2024-02-20 21:27

【驻村】李智茗2020年4月13日工作成长总结日志

感恩改过与学习心得：【感恩】感恩常老师的真诚分享。【改过】改变时间观念提高，工作效率。【心得】越学习越快乐了，越有自信了。因为明理了，知道应
4495fb5222ab·2024-02-20 21:16

听王晨教授讲《未来教育：素养、学校与教师》的学习心得

现将学习心得表述如下：第一是重构教育的使命。《OECD2030学习指南》中关于当下教育的滞后的论述：它一针见血地指出大多数21世纪的学生仍然是由老师停留
林清华揭阳惠来小学·2024-02-20 21:32

《给教师的建议》之《请记住：没有也不可能有抽象的学生》学习心得体会（一）

请记住：没有也不可能有抽象的学生。我在心里默念了几遍，每个孩子都是具体的人，没有一个人是抽象的，是我们可以用一刀切的教育方法就可以让他们学到相关知识的。今天读了苏老师的第一条建议，深以为然。这是我教学的第十三年，十三年的时间里有十二年我教着六年级毕业班。说实话我心里是抵触教六年级的，因为每一年和他们在一起的时光短暂，虽然美好但是也有很多遗憾呢。这遗憾就包括对于一部分孩子在学习上我很少能够看到希望，
荷包蛋的小屋·2024-02-20 19:15

Vue.js前端框架技术学习心得体会

Vue.js前端框架技术学习心得体会目录Vue.js前端框架技术学习心得体会一、Vue.js介绍1.易上手：2.响应式数据绑定：3.生态系统完善：4.组件化：二、Vue.js的优势三、总结四、代码1.app
dzsszd·2024-02-20 19:18

地道英语的训练之道

我准备把这些学习心得写出来，指导孩子们学习英语。英语成绩和实际运用能力的提升，是一个相
爱雅财商·2024-02-20 17:52

2021-10-31

【打卡天数】：第1238天【学习心得】：忙碌的一天过去了，愿岁月静好，一切都越来越好。日行一善，众善相引而来。在起心动念处保持善意。真诚的五个层面，是五种不同的格局与境界。
陌上花7807·2024-02-20 16:07

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA
CWNULT·2024-02-20 12:19

Xilinx（AMD） 7系列FPGA配置引脚说明

xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。
CWNULT·2024-02-20 12:19

【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管

高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真
凉开水白菜·2024-02-20 12:18

嵌入式 系统 开发 - 第一件事 “搭开发环境”

无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。
FOOLCODE·2024-02-20 12:42

FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解

目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的，跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通常只能在设计中留有一定的余量。2时钟偏斜（clockskew）时钟偏斜（skew）：时钟偏斜指电路中源时钟
CWNULT·2024-02-20 12:40

复习，学习心得

实话最易说父母要给孩子建立诚信的观念和不诚信的后果，常说诚信做人的故事，强调做一个诚实的人，让人感觉很好，帮助别人更讨父母喜欢，肯定并赞扬你的孩子，培养孩子诚实的品质，引导孩子有强烈的良知实践真理的决心和为他人着想的能力。我做错或忘记事情，孩子给我提醒，我会解释和道歉，父母必须以身作则，孩子就有榜样。我也常常跟孩子说，诚信是金钱也换不来，是一种做人的态度，诚信做人就会心安，才会快乐，快乐也是无价的
71d8edb4d452·2024-02-20 09:34

VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信

板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。
hexiaoyan827·2024-02-20 08:53

CSS学习心得

CSS一、CSS简介二、CSS语法1.id选择器2.class选择器三、CSS的应用1、外部样式表2、内部样式表3、内联样式四、颜色、尺寸、对齐五、CSS文档分析1、盒子模型2、边框与边距3、定位4、溢出overflow5、浮动float6、不透明度7、组合选择器总结一、CSS简介CSS是级联样式表（CascadingStyleSheets）的缩写。HTML用于撰写页面的内容，而CSS样式定义如何
阿譹·2024-02-20 06:08

CPU，GPU，ASIC和FPGA简介

在这个数字时代，了解CPU、GPU、ASIC和FPGA之间的区别对于优化整体性能至关重要。
audrey-luo·2024-02-20 05:17

DPU技术的进步：赋予未来创新力量

随着云计算和虚拟化技术的发展，网卡在功能和硬件结构方面也经历了四个阶段，即网卡、智能网卡、基于FPGA的DPU和DPUSoC网卡。
audrey-luo·2024-02-20 05:47

高效能慢生活践行第329天0107-2020

100/30）✔本周目标：休整&9段今日三只1.补齐落下的晨间日记2.补齐周检视3完成月度检视昨日三只检视1.配30份豆子3/4✔2.3小确幸（幸福小种子）1第3个100/30天早起挑战成功✔反思1.学习心得
1d8e109700b7·2024-02-20 02:13

《心理暗示力》学习心得一:念念不忘，必有回响

这是一句就行的话，常用来对成功者表达祝贺，有时也被拿来安慰暂时的失败者。同样的话用在不同的地方，效果截然不同。反之，不同的话用在同样的地方，效果更是大相径庭。这些话，过去如果听来会不以为然，如今却会想上几个回合，揣摩出点滋味来。人的大脑中有两种不同的意识，一是显性的主观意识，二是潜意识（即心理暗示力）。二者一明一暗，主观意识输入指令，潜意识如同一台精准仪器，不分正误不加分析地输出。伟大的林肯总统就
归云之月·2024-02-20 01:53

FPGA芯片定义及结构分析

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材ai芯片技术架构有哪些？AI芯片的技术架构可以根据其设计方式和特点进行分类。以下是几种常见的AI芯片技术架构：GPU（图形处理器）架构：GPU最初是用于图形渲染和游戏处理的，但由于其高度并行的特性，逐渐被应用于深度学习计算。GPU架构采用多个计算单元（CUDA核心）进行并行计算，能够高效地执行浮点运算和矩阵计算。NVIDIA的Tens
Hack电子·2024-02-20 00:43

学习心得

张海萍焦点网络中级八期山西晋中坚持分享第649天2019年12月3日周二刚刚结束了地面学习，内容是《非暴力沟通》关于“区分观察与评判”。我们仔细观察正在发生的事情，并清楚地说出观察结果。非暴力沟通并不要求我们保持完全的客观，而不作任何评论。它只是强调区分观察和评论的重要性。非暴力沟通不鼓励绝对化的评论，而主张评论要基于特定时间和环境中的观察。评论在生活中随处可见。当我们对人或事产生评论后，好像给对
小海儿2·2024-02-19 23:45

手把手教你实现pynq-z2条形码识别

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。
雪天鱼·2024-02-19 23:55

【经验】STM32的一些细节

我的设计本意是：使用定时器T3以100us的周期来定时发送命令给FPGA。由于编码器出结果的最长时间为51us。因此，希望PWM中断要滞后于T3约60us。
梓德原·2024-02-19 20:50

东5.22工作日报

2~学习心得：继续分享《自控力》，我来进行自我总结，首先：“里面很多方法都非常好，坚持按照书中方法是可以显著改变，但是我还是缺少信守自己定下的承诺的决心，就像每天减少饮料的摄入，口渴就想快速
王少东0206·2024-02-19 19:10

FPGA中一些基本概念原理的区分

一、wire型变量与reg变量在Verilog中，wire和reg是两种不同类型的变量，它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。它主要用于表示连续赋值的逻辑连接，类似于硬件电路中的导线。wire变量不能在always块或initial块中赋值，它们只能通过连续赋值“assign”语句连接到其他信号，1.2reg变量它主要用于表示时序逻辑中的寄
长安er·2024-02-19 19:37

AMD FPGA设计优化宝典笔记（5）低频全局复位与高扇出

亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。
徐丹FPGA之路·2024-02-19 19:36

平时积累的FPGA知识点（11）

平时在FPGA群聊等积累的FPGA知识点，第11期：51可以把dcp文件封装到自己ip里吗？解释：不可以52fifo的异步复位要做异步复位同步释放吗？
徐丹FPGA之路·2024-02-19 19:06

平时积累的FPGA知识点（6）

平时在FPGA群聊等积累的FPGA知识点，第六期：1万兆网接口，发三十万包，会出现掉几包的情况，为什么？原因：没做时钟约束，万兆网接口的实现，本质上都是高速serdes，用IP的话，IP会自带约束。
徐丹FPGA之路·2024-02-19 19:05

平时积累的FPGA知识点（8）

平时在FPGA群聊等积累的FPGA知识点，第八期：21FFTIP核有遇到过FFTIP核测量频率不准确的问题吗？大部分情况下都是准的，偶尔偏差比较大，IP核输入的数据用matlab计算出的频率是对的。
徐丹FPGA之路·2024-02-19 19:05

平时积累的FPGA知识点（9）

平时在FPGA群聊等积累的FPGA知识点，第9期：31ldpc的license是什么？
徐丹FPGA之路·2024-02-19 19:05

基于飞腾ARM+FPGA国产化计算模块联合解决方案

联合解决方案概述随着特殊领域电子信息系统对自主创新需求的日益提升，需不断开展国产抗恶劣环境计算整机及模块产品的研制和升级。特殊领域电子信息系统的自主创新，是指依靠自身技术手段和安全机制，实现信息系统从硬件到软件的自主研发设计、生产、升级、维护的全程可控，其中特殊领域抗恶劣环境计算模块产品的自主创新是其中的重要组成部分。抗恶劣环境计算模块产品的自主研制，不仅要求处理器子系统的自主创新，还要求外围接口
深圳信迈科技DSP+ARM+FPGA·2024-02-19 19:34
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他