FPGA学习指南第26页

特权FPGA 第二章笔记

原本官方那本，按章顺路走，反而枯燥，重新找了一本重读。1.应用领域，与传统处理器比，实时性是一大优势；信号处理，协议接口;2.功能仿真，时序约束；3.注释应解释与实现的功能相关，而不是该语句本身；4.

chinxue2008·2023-12-15 11:25

特权FPGA学习笔记

门电路，省去了HDL语言的中间转换，可以看作是C向C#的演进，基于zynq面向以前使用C的开发人员，但是个人觉得，HDL存在且未被C取代，工具的着眼点就是面向底层调参，而把中间硬件参屏蔽掉，直接面向业务，FPGA

chinxue2008·2023-12-15 11:25

西南科技大学数字电子技术实验七（4行串行累加器设计及FPGA实现）FPGA部分

一、实验目的1、掌握基于Verilog语言的diamond工具设计全流程。2、熟悉、应用VerilogHDL描述数字电路。3、掌握VerilogHDL的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。二、实验原理三、程序清单（每条语句必须包括注释或在开发窗口注释后截图）逻辑代码：moduletotal_sum(inputwirerst,y,k,outputwiresum,outp

Myon⁶·2023-12-15 11:46

数字滤波器：MATLAB常用函数

数字滤波器：MATLAB常用函数数字滤波器的MATLAB与FPGA实现AlteraVerilog版第2版MATLAB预备函数知识1MATLAB常用的信号产生函数在进行数字信号处理仿真或设计时，经常需要产生随机信号

小小低头哥·2023-12-15 10:54

【Verilog】 FPGA程序设计---Verilog基础知识

目录Verilog和VHDL区别Verilog和C的区别Verilog基础知识1Verilog的逻辑值2Verilog的标识符3Verilog的数字进制格式4Verilog的数据类型1)寄存器类型2)线网类型3)参数类型5Verilog的运算符1)算术运算符2)关系运算符3)逻辑运算符4)条件运算符5)位运算符6)移位运算符7)拼接运算符8)运算符的优先级Verilog程序框架1注释2关键字3程序

无损检测小白白·2023-12-15 10:21

Quartus II + Modelsim 脚本仿真

软件版本：Intel®Quartus®PrimeDesignSuite:23.2方式参考附件Intel官方文档：Questa*-Intel®FPGAEditionQuick-Start:Intel®Quartus

GBXLUO·2023-12-15 10:20

【FPGA】数字电路设计基础

在IC/FPGA逻辑设计里面，一般只能处理数字信号，当然，现在有一些高端的FPGA，

无损检测小白白·2023-12-15 10:41

移植Modelsim仿真工程

环境软件路径公司PC1QuartusIIPrimePro21.4C:\intelfpga_pro\21.4\quartus\bin64\qpro.exeModelSimSE-6410.5C:\modeltech64

GBXLUO·2023-12-15 10:11

K8S学习指南(2)-docker的基本使用

文章目录引言安装DockerDocker基本概念1.镜像（Images）示例：拉取并运行一个Nginx镜像2.容器（Containers）示例：查看运行中的容器3.仓库（Repository）示例：推送镜像到DockerHub容器的基本操作1.创建容器示例：创建一个带有自定义内容的容器2.进入容器示例：在运行中的容器中执行命令3.停止和删除容器示例：停止和删除容器网络配置1.创建自定义网络示例：创

俞兆鹏·2023-12-15 08:02

K8S学习指南(4)-minikube的使用

文章目录简介安装Minikube启动Minikube集群基本概念创建和管理资源1.创建Pod2.创建Deployment3.创建Service监视和调试1.查看集群状态2.查看集群信息3.访问KubernetesDashboard4.使用kubectl命令清理资源1.删除Pod2.删除Deployment3.删除Service4.停止Minikube集群进阶用法1.使用本地Docker镜像2.使用

俞兆鹏·2023-12-15 08:02

【硬刚大数据】我们在学习Spark的时候，到底在学习什么？

本文是对《【硬刚大数据之学习路线篇】从零到大数据专家的学习指南(全面升级版)》的面试部分补充。很多小伙伴在群里或者私信留言问我关于Spark的学习路径问题。Spark发展至今，应该说已经

王知无(import_bigdata)·2023-12-15 07:27

单片机——通信协议（FPGA+c语言应用之spi协议解析篇）

引言串行外设接口(SPI)是微控制器和外围IC（如传感器、ADC、DAC、移位寄存器、SRAM等）之间使用最广泛的接口之一。本文先简要说明SPI接口，然后介绍ADI公司支持SPI的模拟开关与多路转换器，以及它们如何帮助减少系统电路板设计中的数字GPIO数量。SPI是一种同步、全双工、主从式接口。来自主机或从机的数据在时钟上升沿或下降沿同步。主机和从机可以同时传输数据。SPI接口可以是3线式或4线式

我来挖坑啦·2023-12-15 07:09

阿里新品发布：Spring、Spring Boot、Spring Cloud Alibaba系列笔记

本文将为读者提供关于阿里新品的高阶笔记和学习指南，重点涵盖了Spring、SpringBoot、SpringCloudAlibaba等全系列技术。

啊码·2023-12-15 06:44

实验二龙芯平台组合逻辑电路实验HEBUT

实验项目名称实验二龙芯平台组合逻辑电路实验实验成绩实验者D.D.D.专业班级实验日期2023年5月19日一、实验目的1.熟悉龙芯实验平台；2.熟悉Vivado软件使用及fpga编程过程；3.熟悉数码管原理

FellAveal·2023-12-15 05:18

K8S学习指南(6)-k8s核心概念label和label selector

文章目录前言Label是什么？示例LabelSelector是什么？示例Label的使用场景LabelSelector的类型Label和LabelSelector的高级应用使用LabelSelector选择Service的后端Pod使用LabelSelector进行滚动更新总结前言Kubernetes是一个强大的容器编排平台，而Label和LabelSelector是其中两个核心概念。它们为用户提

俞兆鹏·2023-12-15 04:27

K8S学习指南(3)-minikube的安装

这里写自定义目录标题简介Windows系统安装步骤1：安装Hypervisor步骤2：安装kubectl步骤3：安装Minikube步骤4：启动MinikubeCentOS系统安装步骤1：安装Hypervisor步骤2：安装kubectl步骤3：安装Minikube步骤4：启动MinikubeUbuntu系统安装步骤1：安装Hypervisor步骤2：安装kubectl步骤3：安装Minikube

俞兆鹏·2023-12-15 04:26

K8S学习指南(1)-docker的安装

文章目录引言1.Windows系统中安装Dockera.确认系统要求b.下载DockerDesktopc.安装DockerDesktopd.配置DockerDesktope.验证安装2.Ubuntu系统中安装Dockera.更新包列表b.安装依赖包c.添加DockerGPG密钥d.添加DockerAPT仓库e.安装Dockerf.添加用户到docker组g.重启系统h.验证安装3.CentOS系统

俞兆鹏·2023-12-15 04:56

CPU、MCU、MPU、DSP、FPGA各是什么？有什么区别？

1、CPU中央处理器，简称CPU（CentralProcessingUnit），中央处理器主要包括两个部分，即控制器、运算器，其中还包括高速缓冲存储器及实现它们之间联系的数据、控制的总线。电子计算机三大核心部件就是CPU、内部存储器、输入/输出设备。中央处理器的功效主要为处理指令、执行操作、控制时间、处理数据.CPU历史发展：Intel于1971年发售了自己的第一款4位微处理器，设计与ROM400

风禾万里·2023-12-14 23:51

【FPGA】Quartus18.1打包封装网表文件（.qxp）详细教程

当我们在做项目的过程中，编写的底层Verilog代码不想交给甲方时怎么办呢？此时可以将源代码打包封装成网表文件（.qxp）进行加密，并且在工程中进行调用。QuartusII的.qxp文件为QuartusIIExportedPartition，用于创建综合或者PAR之后的网表文件。一、.qxp文件打包封装步骤在QuartusII的ProjectNavigator中选中欲创建qxp的module文件，

白码王子小张·2023-12-14 22:26

【INTEL（ALTERA）】 quartus F-Tile HDMI 英特尔 FPGA IP设计示例无法正常工作怎么办

项目场景：quartusF-TileHDMI英特尔FPGAIP设计示例无法正常工作。

神仙约架·2023-12-14 22:55

【INTEL（ALTERA）】 quartus版本 21使用SDI II IP出现错误：无法生成示例设计example_design

项目场景：quartus版本21SDIIIFPGAIP设计示例生成失败怎么办原因分析：适用于Windows*的英特尔®Quartus®PrimeProEdition软件版本21.3和版本21.4以及英特尔

神仙约架·2023-12-14 22:55

【INTEL（ALTERA）】quartus报错UVM_FATAL [cxl_tb_top_initialize] Gen5 链接失败。超时怎么办

项目场景：由于英特尔®Quartus®PrimeProEdition软件版本23.1存在一个问题，您在运行ComputeExpressLink*（CXL*）Type3设计示例的R-Tile英特尔®FPGAIP

神仙约架·2023-12-14 22:24

Xilinx FPGA——ISE时序约束“建立时间不满足”问题解决记录

一、现象最近使用赛灵思的FPGA设计项目时，出现时序约束失效问题。点进去发现如下：一个始终约束没有生效，有多处报错。二、原因出现这个问题的原因是，建立时间不满足。

仲南音·2023-12-14 22:21

基于FPGA的温度控制系统设计（论文+源码）

1.系统设计本次基于FPGA的智能温度控制系统，以FPGA为控制核心，采用自顶向下的设计方法，按照模块化设计的思路分别实现各个模块，再加以整合实现整个系统，从而达到了温度控制的目的。

沐欣工作室_lvyiyi·2023-12-14 22:49

【FPGA/verilog -入门学习3】verilog脉冲计数

需求:1,在EN为高电平时，对输入的Pluse脉冲计数，每个上升沿计数一次2，EN为低电平时，输出计数值和计数完成状态需求分析:输入输出输入：clk，rest_n,i_en,pluse输出：o_cnt,o_state操作步骤输入端推进：步骤1，对pluse进行脉冲边沿检测，识别出每次上升沿，用于后续的计数输出端获取：步骤2，对输出o_state实现方式：在每一次en=0时识别为计数结束。可以用脉冲

王者时代·2023-12-14 22:17

西南科技大学数字电子技术实验三（MSI逻辑器件设计组合逻辑电路及FPGA的实现）FPGA部分

一、实验目的进一步掌握MIS（中规模集成电路）设计方法。通过用MIS译码器、数据选择器实现电路功能，熟悉它们的应用。进一步学习如何记录实验中遇到的问题及解决方法。二、实验原理1、4位奇偶校验器Y=S7i=0DiMiD0=D3=D5=D6=DD1=D2=D4=D7=`D2、组合逻辑电路F=A`BC+`A(B+C)=A`BC+`AB(C+`C)+`AC(B+`B)=m1+m2+m3+m5=(`m1`m

Myon⁶·2023-12-14 22:46

【XILINX】记录ISE/Vivado使用过程中遇到的一些warning及解决方案

前言XILINX/AMD是大家常用的FPGA，但是在使用其开发工具ISE/Vivado时免不了会遇到很多warning，(大家是不是发现程序越大warning越多？)

神仙约架·2023-12-14 22:44

FPGA就业领域指南

用FPGA做哪个方向，这个问题应该会出现在很多FPGA开发者的脑海里，特别是初学者，和计算机专业去互联网大厂的，亦或是学金融去投行和证券公司的比起来，选择FPGA可能算是入错行了，至少在工资上来说，差距是肉眼可见的

程老师讲FPGA·2023-12-14 20:30

按照这4步走，不走弯路学习FPGA

程老师讲FPGA·2023-12-14 20:00

FPGA内部资源介绍（4）BLOCK RAM

FPGA内部资源基础知识第四弹来啦！

程老师讲FPGA·2023-12-14 20:29

为什么FPGA是战略芯片？

FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物，它是作为一种半定制电路而出现的，既解决了定制电路的不足

程老师讲FPGA·2023-12-14 20:54

K8S学习指南(13)-k8s核心对象Replicaset

文章目录前言ReplicaSet的基本概念什么是ReplicaSet？ReplicaSet的主要作用ReplicaSet的详细示例示例：Nginx应用的ReplicaSetReplicaSet的定义创建ReplicaSet查看ReplicaSet状态扩缩容自愈能力ReplicaSet的最佳实践结论前言Kubernetes（K8s）是一种领先的容器编排平台，为容器化应用提供了丰富的资源管理和自动化工

俞兆鹏·2023-12-14 19:22

K8S学习指南(14)-k8s核心对象statefulset

文章目录前言StatefulSet的基本概念什么是StatefulSet？StatefulSet的主要作用StatefulSet的详细示例示例：运行MySQL数据库的StatefulSetStatefulSet的定义创建StatefulSet查看StatefulSet状态有序部署和稳定网络标识持久化存储StatefulSet的最佳实践结论前言Kubernetes（K8s）是一种强大的容器编排平台，

俞兆鹏·2023-12-14 19:22

K8S学习指南(15)-k8s核心对象DaemonSet

文章目录前言DaemonSet的基本概念什么是DaemonSet？DaemonSet的主要作用DaemonSet的详细示例示例：运行Fluentd日志收集器的DaemonSetDaemonSet的定义创建DaemonSet查看DaemonSet状态自动扩展DaemonSet的最佳实践结论前言Kubernetes（K8s）作为一个领先的容器编排平台，提供了多种核心对象来简化和自动化容器化应用的管理。

俞兆鹏·2023-12-14 19:22

K8S学习指南(7)-k8s核心概念Annotation

文章目录前言什么是注解？为什么使用注解？注解示例1.文档化Pod的用途2.集成监控工具3.定义应用程序配置结论前言Kubernetes（常简称为K8s）是一个强大的容器编排平台，已经成为现代应用开发和部署的基石。尽管在Kubernetes中不太为人熟知，但注解（Annotations）也是一个同样重要的特性。本文将深入探讨Kubernetes注解，探讨它们的定义、重要性，并提供详细示例展示其实际用

俞兆鹏·2023-12-14 19:35

【FPGA图像处理实战】- 图像处理前景如何？就业前景如何？

图像处理是FPGA应用的主要领域之一，图像处理数据量特别大且对实时性处理要求高的场景，这恰好能发挥FPGA流水线可实时处理的优势。那么FPGA图像处理的前景如何？

FPGA入门到精通·2023-12-14 19:31

HLS(一)Vivado高层次综合概述

目录1.什么是FPGA？

优秀的守夜人·2023-12-14 14:21

Xilinx原语详解——IBUFDS & OBUFDS

在使用FPGA时，往往会用到一些差分信号，比如HDMI接口，LVDS接口的ADC、显示器等等设备，而FPGA内部往往只会使用单端信号，就需要完成单端信号和差分信号的相互转换，xilinx提供了两个原语对所有

电路_fpga·2023-12-14 13:25

高云GW1NSR-4C开发板M3硬核应用

2.FPGA综合：解压文件，打开\Gowin_EMP

SDAU2005·2023-12-14 13:52

FPGA高端项目：UltraScale GTH + SDI 视频编解码，SDI无缓存回环输出，提供2套工程源码和技术支持

9527华安·2023-12-14 13:44

基于FPGA的视频接口之高速IO(SATA)

FPGA实现SSD硬盘的存储，有点在于速度优势（可达到200MB/s

Eidolon_li·2023-12-14 13:05

【FPGA/verilog -入门学习10】verilog 查表法实现正弦波形发生器

0，需求用查找表设计实现一个正弦波形发生器寻址的位宽是10位，数据量是1024个，输出的数据是16位1，需求分析数据量是1024个：x=linspace(0,2*pi,1024)输出数据是16位:y范围：0~2^16-1=0~65535y=(sin（x）+1)*65535/2寻址的位宽是10位输入是0~10231023占用10位操作步骤1，使用matlab生成数据，制作sin_rom.coe文件x

王者时代·2023-12-14 13:02

【FPGA/verilog -入门学习6】verilog频率计数器

需求在使能信号控制下，计算输入脉冲的每两个上升沿之间的时钟周期数并输出，即输出脉冲频率的计数值输入信号周期性脉冲信号：需要做检测的脉冲频率信号使能信号：高电平进行频率计数，低电平清零计数器输出信号计数值：输出脉冲频率的计数值有效信号：该信号拉高时，输出计数值有效需求分析1，输出产生计数完成状态《=EN且有上升沿脉冲2，输出计数值《=上升沿来临时候从0开始计数，直至下一个上升沿脉冲到来结束，把计数值

王者时代·2023-12-14 13:32

【FPGA/verilog -入门学习2】verilog 生成上升沿下降沿脉冲

需求1：使用脉冲边沿检测法设计一个上下降沿检测功能使用脉冲边沿检测法设计一个上下降沿检测功能1，使用clk脉冲来临时pluse移位赋值preg1<=plusepreg2<=preg2preg1比pluse晚一个时钟，preg2比preg1晚一个时钟在利用与/非指令合并，生成上升沿的一个脉冲的r_pluse<={r_pluse[0],pulse};//等效于r_pluse[0]<=pluser_pl

王者时代·2023-12-14 13:31

【FPGA/verilog -入门学习4】verilog 实现多路脉冲计数

需求：设计一个脉冲计数器，其功能如下输入脉冲：4路脉冲信号，分别对每路进行脉冲检测并计数使能信号：高电平进行计数，低电平清零计数器计数器：在使能信号高电平期间，对脉冲信号的上升沿进行检测并递增计数值编写测试脚本，进行仿真验证需求分析：使用上一章的一路脉冲检测，使用例化方式产生多路vlg_design使用上章节生成的最小系统//*脉冲计数，当是能时，对pluse脉冲计数实现步骤1）产生pluse上升

王者时代·2023-12-14 13:31

超大规模集成电路设计----FPGA时序模型及FSM的设计（八）

本文仅供学习，不作任何商业用途，严禁转载。绝大部分资料来自中国科学院段成华教授PPT超大规模集成电路设计----RTL级设计之FSM（八）7.1CPLD的时序模型7.1.1XPLA3时序模型7.1.2具体时序组成（重点）1.PadtoPad(tPD)2.ClockPadtoOutputPad(tCO)3.ClocktoSetup(tCYC)4.ClocktoPad5.PathEndingatClo

MinJohnson·2023-12-14 12:59

FPGA与CPLD的区别与联系

1、FPGA定义及特点FPGA采用了逻辑单元阵列LCA(LogicCellArray)这样一个新概念,内部包括可配置逻辑模块CLB(ConfigurableLogicBlock)、输入输出模块IOB(InputOutputBlock

程老师讲FPGA·2023-12-14 12:27

什么是FPGA原型验证？

EDA工具的使用主要分为设计、验证和制造三大类。验证工作贯穿整个芯片设计流程，可以说芯片的验证阶段占据了整个芯片开发的大部分时间。从芯片需求定义、功能设计开发到物理实现制造，每个环节都需要进行大量的验证。现如今验证方法也越来越多，例如：逻辑仿真（功能验证），形式验证，原型验证。功能验证基于软件，验证成本较低，验证环境方便，但性能较差；形式验证为静态验证方式，但不可仿真DUT的一些动态行为。而开发者

程老师讲FPGA·2023-12-14 12:27

用于 ChatGPT 的 FPGA 加速大型语言模型

简介：大型语言模型近年来，大型语言模型（LLM）彻底改变了自然语言处理领域，使机器能够生成类似人类的文本并进行有意义的对话。这些模型，例如OpenAI的GPT，具有惊人的理解和生成语言的能力。它们可用于广泛的自然语言处理任务，包括文本生成、翻译、摘要、情感分析等。大型语言模型通常使用深度学习技术构建，特别是使用Transformer架构。Transformer是一种神经网络模型，擅长捕获序列中的长

FPGA技术联盟·2023-12-14 12:00

FPGA-EEPROM读写记录

整篇文章会首先对AT24C64技术文档进行分析，其次分析AT24C64在FPGA上的引脚分配情况，最后逐步分析正点原子给出的Verilog代

Authony.·2023-12-06 18:22

推荐频道

FPGA学习指南

特权FPGA 第二章 笔记

特权FPGA学习笔记

西南科技大学数字电子技术实验七（4行串行累加器设计及FPGA实现）FPGA部分

数字滤波器：MATLAB常用函数

【Verilog】 FPGA程序设计---Verilog基础知识

Quartus II + Modelsim 脚本仿真

【FPGA】数字电路设计基础

移植Modelsim仿真工程

K8S学习指南(2)-docker的基本使用

K8S学习指南(4)-minikube的使用

【硬刚大数据】我们在学习Spark的时候，到底在学习什么？

单片机——通信协议（FPGA+c语言应用之spi协议解析篇）

阿里新品发布：Spring、Spring Boot、Spring Cloud Alibaba系列笔记

实验二 龙芯平台组合逻辑电路实验HEBUT

K8S学习指南(6)-k8s核心概念label和label selector

K8S学习指南(3)-minikube的安装

K8S学习指南(1)-docker的安装

CPU、MCU、MPU、DSP、FPGA各是什么？有什么区别？

【FPGA】Quartus18.1打包封装网表文件（.qxp）详细教程

【INTEL（ALTERA）】 quartus F-Tile HDMI 英特尔 FPGA IP设计示例无法正常工作怎么办

【INTEL（ALTERA）】 quartus版本 21使用SDI II IP出现错误：无法生成示例设计example_design

【INTEL（ALTERA）】quartus报错UVM_FATAL [cxl_tb_top_initialize] Gen5 链接失败。超时怎么办

Xilinx FPGA——ISE时序约束“建立时间不满足”问题解决记录

基于FPGA的温度控制系统设计（论文+源码）

【FPGA/verilog -入门学习3】verilog脉冲计数

西南科技大学数字电子技术实验三（MSI逻辑器件设计组合逻辑电路及FPGA的实现）FPGA部分

【XILINX】记录ISE/Vivado使用过程中遇到的一些warning及解决方案

FPGA就业领域指南

按照这4步走，不走弯路学习FPGA

FPGA内部资源介绍（4）BLOCK RAM

为什么FPGA是战略芯片？

K8S学习指南(13)-k8s核心对象Replicaset

K8S学习指南(14)-k8s核心对象statefulset

K8S学习指南(15)-k8s核心对象DaemonSet

K8S学习指南(7)-k8s核心概念Annotation

【FPGA图像处理实战】- 图像处理前景如何？就业前景如何？

HLS(一)Vivado高层次综合概述

Xilinx原语详解——IBUFDS & OBUFDS

高云GW1NSR-4C开发板M3硬核应用

FPGA高端项目：UltraScale GTH + SDI 视频编解码，SDI无缓存回环输出，提供2套工程源码和技术支持

基于FPGA的视频接口之高速IO(SATA)

【FPGA/verilog -入门学习10】verilog 查表法实现正弦波形发生器

【FPGA/verilog -入门学习6】verilog频率计数器

【FPGA/verilog -入门学习2】verilog 生成上升沿下降沿脉冲

【FPGA/verilog -入门学习4】verilog 实现多路脉冲计数

超大规模集成电路设计----FPGA时序模型及FSM的设计（八）

FPGA与CPLD的区别与联系

什么是FPGA原型验证？

用于 ChatGPT 的 FPGA 加速大型语言模型

FPGA-EEPROM读写记录

特权FPGA 第二章笔记

实验二龙芯平台组合逻辑电路实验HEBUT