E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA学习系列
Kubernetes operator(六)CRD控制器 开发实战篇
云原生学习路线导航页(持续更新中)本文是Kubernetesoperator
学习系列
第六篇,前面5篇的学习,我们已经清楚CRD开发的各个环节,本节就实际设计一个CRD,并为之编写控制器基于kubernetesv1.24.0
格桑阿sir
·
2024-02-04 00:37
云原生学习专栏
kubernetes
容器
云计算
云原生
控制器
Operator
CRD
【Vitis】Vitis HLS
学习系列
笔记 :第一个例程
【Vitis】VitisHLS
学习系列
笔记:第一个例程…………目录1VitisHLS是什么?2例程3很可能遇到的
神仙约架
·
2024-02-03 22:22
xilinx
FPGA
vitis
学习
fpga开发
Vitis
HLS
入门笔记
例程
【INTEL(内部错误:子系统:CCLK,文件:/quartus/periph/cclk/cclk_gen7_utilities.cpp, 未在只读原子pr_part上设置全局标志(iterm 错误)
说明由于英特尔®Quartus®Prime专业版软件23.2中存在一个问题,在PR角色实现修订期间,在针对IntelAgilex®7F/I系列
FPGA
设备进行编译期间,您在部分重配置(PR)区域中对M20K
神仙约架
·
2024-02-03 22:52
INTEL(ALTERA)
FPGA
quartus
pr_part
fpga开发
【
FPGA
】高云
FPGA
之IP核的使用->PLL锁相环
FPGA
开发流程1、设计定义2、设计输入3、分析和综合4、功能仿真5、布局布线6、时序仿真7、IO分配以及配置文件(bit流文件)的生成8、配置(烧录)
FPGA
9、在线调试1、设计定义使用高云内置IP核实现多路不同时钟输出输入时钟
凉开水白菜
·
2024-02-03 22:51
FPGA
fpga开发
PLL
IP核
【INTEL(ALTERA)】为什么在 HPS 引导优先模式下使用 hps_auto SOF 文件时 HPS 配置会失败?
解决方法建议不再使用hps_autoSOF文件,请遵循最新的SoC
FPGA
引导使用指南,使用生成的hps.rbf文件通过JTAG配置HPS。
神仙约架
·
2024-02-03 22:15
INTEL(ALTERA)
FPGA
fpga开发
HPS
引导
SOF
机器
学习系列
——(七)简单分类算法
机器学习是目前人工智能领域最热门的分支之一,其中朴素贝叶斯分类算法是一种常用的分类算法。本文将详细介绍朴素贝叶斯分类算法的原理、应用以及优缺点。一、原理朴素贝叶斯分类算法是一种基于贝叶斯定理的分类算法。在分类问题中,我们需要根据给定的数据集,将不同的实例分成不同的类别。朴素贝叶斯分类算法的核心思想就是利用已知类别的训练数据来估计每个特征对于分类结果的影响,并通过这些特征值的联合概率分布来确定新实例
飞影铠甲
·
2024-02-03 17:12
机器学习
机器学习
分类
人工智能
机器
学习系列
——(八)KNN分类算法
当谈到机器学习中的分类算法时,K最近邻(K-NearestNeighbors,简称KNN)是一个简单而又常用的算法。在本篇博客中,我们将探讨KNN算法的原理、应用和优缺点。一、原理K最近邻算法是一种基于实例的学习方法,它通过利用已知类别的训练样本集来对新的实例进行分类。其核心思想是通过测量不同实例之间的距离来确定新实例的类别。具体来说,KNN算法的原理可以概括为以下几个步骤:数据准备:首先,我们需
飞影铠甲
·
2024-02-03 17:12
机器学习
机器学习
分类
人工智能
机器
学习系列
——(五)数据清洗
引言在机器学习领域,数据是训练模型的基础。然而,现实世界中的数据往往存在噪声、缺失值、异常值和不一致等问题,这些问题会对模型的性能产生负面影响。因此,数据清洗作为机器学习流程中至关重要的一步,可以帮助我们处理这些问题,提高模型的准确性和鲁棒性。本文将详细介绍机器学习中的数据清洗过程,以及常见的数据清洗方法和技术。一、概念和目标数据清洗是指通过一系列的操作和技术,对原始数据进行预处理,使其符合模型训
飞影铠甲
·
2024-02-03 17:11
机器学习
机器学习
人工智能
Spring5系列学习文章分享---第三篇(AOP概念+原理+动态代理+术语+Aspect+操作案例(注解与配置方式))
*JDK**动态代理代码AOP(术语)AOP操作(准备工作)**AOP****操作(**AspectJ注解)**AOP****操作(**AspectJ**配置文件)**开篇:欢迎再次来到Spring5
学习系列
码农阿豪
·
2024-02-03 15:39
Spring5系列
java
开发语言
aop
spring5
重温
FPGA
设计之bcd加法器verilog实现
1.题目2.源码//*********************************************************************************//ProjectName:BCD_adder//Email:
[email protected]
//Website:https://home.cnblogs.com/u/hqz68///CreateTime:2019/
芯王国
·
2024-02-03 13:23
重温FPGA
bcd加法器
verilog代码
FPGA
——verilog实现加法器(详细)
1、半加器首先我们看看半加器的真值表abcoso000101011110由真值表我们可以得到RTL图verilog代码:modulehalf_add(a,b,so,co);//半加器inputa,b;//定义两个输入outputso,co;//so为和值的输出,co为进位数据的输出assignso=a^b;//根据真值表可得so为a,b异或逻辑后的结果assignco=a&b;//根据真值表可得c
逃亡的诗
·
2024-02-03 13:22
FPGA
verilog
【
FPGA
& Verilog&Modelsim】 8bitBCD码60计数器
可私信获取整个项目文件8bit即有8位二进制BCD码,全称Binary-CodedDecimal,简称BCD码或者二-十进制代码利用四位二进制(0000-1111)16个中选择10个作为十进制0-9;常见的BCD码是8421码本项目使用两组BCD码(每组4bit,共8bit,故称为8bitBCD)(高位0-5,低位0-9)组成0-59计数器闲话不多,上代码计数值qout达到60时,cout进位输出
去追远风
·
2024-02-03 13:51
FPGA学习记录
fpga开发
【
FPGA
& Verilog】各种加法器Verilog
1bit半加器adder设计实例moduleadder(cout,sum,a,b);outputcout;outputsum;inputa,b;wirecout,sum;assign{cout,sum}=a+b;endmodule解释说明(1)assign{cout,sum}=a+b是连续性赋值对于线网wire进行赋值,必须以assign或者deassign开始assign[delay]wire_
去追远风
·
2024-02-03 13:18
FPGA学习记录
fpga开发
TCP/IP LWIP
FPGA
笔记
参考资料:正点原子LwIP之网络接口netif(ethernetif.c、netif.c)-CSDN博客IPv4/IPv6、DHCP、网关、路由_ipv6有网关的概念吗-CSDN博客TCP/IPTCP/IP协议中文名为传输控制协议/因特网互联协议,又名网络通讯协议,是Internet最基本的协议、Internet国际互联网络的基础,由网络层的IP协议和传输层的TCP协议组成。TCP/IP定义了电子
NoNoUnknow
·
2024-02-03 12:39
tcp/ip
网络
服务器
fpga开发
机器
学习系列
——(六)数据降维
引言在机器学习领域,数据降维是一种常用的技术,旨在减少数据集的维度,同时保留尽可能多的有用信息。数据降维可以帮助我们解决高维数据带来的问题,提高模型的效率和准确性。本文将详细介绍机器学习中的数据降维方法和技术,以及其在实际应用中的重要性。一、概念数据降维是指通过对原始数据进行变换或压缩,将其映射到一个低维空间中,从而减少特征的数量。数据降维的目标主要包括以下几个方面:减少计算复杂性:高维数据可能导
飞影铠甲
·
2024-02-03 11:55
机器学习
机器学习
人工智能
大数据
飞腾FT-2000/4处理器+复旦微
FPGA
+国产操作系统解决方案
XM-1203-
FPGA
飞腾定制主板自主可控,国产CPU、BIOS和国产Linux操作系统性能稳定,FT-2000/4处理器功能接口多样化,可扩展性强高度集成,具有丰富的接口和电磁兼容性能.XM-1203
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:52
国产ARM+FPGA
飞腾
FPGA
翼辉
基于国产
FPGA
+ DSP+1553B总线 的大气数据测量装置的设计与实现
本文设计并实现了一种基于
FPGA
和DSP的大气数据测量装置。测量装置包含五个压力传感器及两个温度传感器,可实时获取飞行器表面的压力信号及温度信号。
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:52
国产DSP_FPGA
国产DSP+FPGA
国产飞腾ARM+
FPGA
电力行业 DCS 联合解决方案
联合解决方案概述在火电的发展过程中,随着社会对电力资源需求越来越高,以往较为粗放式的发电已经行不通了,需要更精细化的发电,以达到资源的最大利用。而这种控制都需要靠自动化技术来实现,单纯的人工是达不到这种效果的。作为国家基础建设的重中之重,电力系统可以凭借选用国产控制系统,来提高发电效率和安全性。开发基于自主创新的基于国产飞腾CPU的分散控制系统,可以减少对国外CPU的依赖,提高核心控制设备国产自主
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:51
飞腾+FPGA
fpga开发
算法
学习系列
(三十一):组合数
目录引言一、CnmC_n^mCnm二、递推1.公式2.例题三、预处理1.公式2.例题四、卢卡斯定理1.公式2.例题五、高精度计算2.例题引言这个组合数的问题还是很常见的,就是问CnmC_n^mCnm,然后会根据询问的次数,以及n和m的大小来判断怎么去做。本文用了一写基本的数论公式来进行推导,包括卢卡斯定理等,进行计算。一、CnmC_n^mCnmCnm=n⋅(n−1)⋅(n−2)⋯(n−m+1)m⋅
lijiachang030718
·
2024-02-03 10:38
算法
算法
学习
机器
学习系列
- Mean Shift聚类
文章目录前言一、原理前置知识点MeanShift计算步骤二、应用举例-图像分割三、聚类实战-简单实例bandwidth=1bandwidth=2总结前言MeanShift(均值漂移)是基于密度的非参数聚类算法,其算法思想是假设不同簇类的数据集符合不同的概率密度分布,找到任一样本点密度增大的最快方向(最快方向的含义就是MeanShift),样本密度高的区域对应于该分布的最大值,这些样本点最终会在局部
学海一叶
·
2024-02-03 07:08
机器学习
算法
聚类
机器学习
python
计算机视觉
vivado 在CSV文件中使用I/O端口列表
在CSV文件中使用I/O端口列表CSV文件CSV文件是
FPGA
和板设计人员用来交换信息的标准文件格式关于设备引脚和引脚。有关详细信息,请参见导入CSV文件和导出I/O引脚和封装数据。
cckkppll
·
2024-02-03 03:24
fpga开发
开发者分享|AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例
一.关于AMDVitis™VisionLibraryVitisVision库是一组90多个内核,基于OpenCV计算机视觉库,针对AMD
FPGA
、AMDAIEngine™和AMDSoC进行了优化。
BinaryStarXin
·
2024-02-02 23:12
FPGA技术汇总分享
AMD
Vitis
fpga开发
硬件工程
嵌入式硬件
物联网
单片机
mcu
Linux下PCI设备驱动开发详解(七)
Linux下PCI设备驱动开发详解(七)本章及其以后的几章,我们将通过PCIExpress总线实现CPU和
FPGA
数据通信的简单框架。
北京不北
·
2024-02-02 23:52
PCI设备驱动开发详解
linux
驱动开发
c语言
fpga开发
Linux下PCI设备驱动开发详解(一)
尤其被现在的异构计算GPU/
FPGA
、软硬结合新的方向广泛运用。一、PCI设备和驱动概述应用程序位于用户空间,驱动程序位于内核空间。linux系统规定,用户空间不可以直接调用内核函数,所以必
北京不北
·
2024-02-02 23:51
PCI设备驱动开发详解
linux
驱动开发
vivado 使用SSN分析
因为配电封装
FPGA
中的网络对噪声有不同的响应,这一点很重要了解设计
cckkppll
·
2024-02-02 20:40
fpga开发
7天物联网智能家居
这里写自定义目录标题(一)Day11.学习路线2.基本概念1.什么是ARM2.ARM架构分类3.MCU和MPU4.DSP和
FPGA
总结STM32开发命名规则3嵌入式产品举例1.智能台灯2.智能手环3电视盒子
LOVE DEATH AND ROBOTS
·
2024-02-02 12:19
物联网
智能家居
fpga开发
STM32目录结构
之前一直头疼的32目录,比51复杂,又没有C规律,也不像python脚本文件关联不强,也不像工整的
FPGA
工程,编的时候到处放,爆出的错千奇百怪。短暂整理了一个,还是没有理得很轻。
chinxue2008
·
2024-02-02 12:08
stm32
嵌入式硬件
单片机
[AG32VF407]国产MCU+
FPGA
开发环境Supra及Quartus配置及led
视频讲解[AG32VF407]国产MCU+
FPGA
开发环境Supra及Quartus配置及led控制实验过程需要下载QuartusIIIntel®Quartus®IISubscriptionEditionDesignSoftwareVersion13.1forWindows
LitchiCheng
·
2024-02-02 10:14
fpga
单片机
fpga开发
嵌入式硬件
FPGA
解码MIPI视频:Xilinx Artix7-35T低端
FPGA
,基于MIPI CSI-2 RX Subsystem架构实现,提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案本方案在XilinxArtix7-100T上解码MIPI视频的应用本方案在XilinxKintex7上解码MIPI视频的应用本方案在XilinxZynq7000上解码MIPI视频的应用本方案在XilinxZynqUltraScale上解码MIPI视频的应用纯VHDL代码解码ov5640-MIPI视频方案3、本MIPICSI2模块性能
9527华安
·
2024-02-02 10:43
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
MIPI
图像处理
CSI
FPGA
高端项目:Xilinx Zynq7020系列
FPGA
多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持
目录1、前言版本更新说明给读者的一封信
FPGA
就业高端项目培训计划免责声明2、相关方案推荐我这里已有的
FPGA
图像缩放方案我已有的
FPGA
视频拼接叠加融合方案本方案的XilinxKintex7系列
FPGA
9527华安
·
2024-02-02 10:42
FPGA视频拼接叠加融合
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
音视频
图像缩放
视频拼接
zynq7020
Xilinx
Jmeter
学习系列
之五:线程组(Thread Group)
前言线程组是一系列线程的集合,每一个线程代表着一个正在使用应用程序的用户。在jmeter中,每个线程意味着模拟一个真实用户向服务器发起请求。在jmeter中,线程组组件运行用户设置线程数量、初始化方式等等配置。例如,如果你设置线程数为100,那么jmeter将创建并模拟测试100个用户请求到服务器端。模拟100个用户一、添加线程组测试计划->右键->添加->线程(用户)->线程组,添加一个新的线程
艳Yansky
·
2024-02-02 08:48
自动化测试
Jmeter
压力测试
jmeter
学习
机器
学习系列
4-特征工程
机器
学习系列
4-特征工程学习内容来自:谷歌ai学习https://developers.google.cn/machine-learning/crash-course/framing/check-your-understanding
喜乐00
·
2024-02-02 07:36
机器学习
人工智能
FPGA
中的fast corner和slow corner是什么?
作者:张大侠,文章来源:微信公众号在
FPGA
的时序分析页面,我们经常会看到MaxatSlowProcessCorner和MinatFastProcessCorner,具体是什么含义呢?
catshit322
·
2024-02-02 03:52
FPGA
硬件
RT1052和Spartan7
fpga开发
提高FlexSPI接口与
FPGA
接口通信速度方法
前言之前的项目中使用RT1052的FlexSPIX8接口与
FPGA
通信成功,但是100MHz的SCLK时钟频率,通信速度只达到了9MB/S左右,通信效率不高。
catshit322
·
2024-02-02 03:52
fpga开发
嵌入式硬件
自学
FPGA
要注意什么?
1.学习习惯问题
FPGA
学习要多练习,多仿真,signaltapII是很好的工具,可以看到每个信号的真实值,建议初学者一定要自己多动手,光看书是没用的。同时自制力也很重要,差的人容易半途而废。
宸极FPGA_IC
·
2024-02-02 02:46
fpga开发
fpga
硬件工程
嵌入式硬件
PCD232A 3BHE022293R0101
FPGA
内部模块划分和数据...的标准操作系统框架,要求所有仪器模块带有配置信息(configurationinformation)和支持标准...ESPU
DCS17750010683
·
2024-02-02 00:19
fpga开发
自动化
机器人
模块测试
驱动开发
PFEA113-65 3BSE050092R65
PFEA113-653BSE050092R65PFEA113-653BSE050092R65PFEA113-653BSE050092R65说话人识别系统中VQ判决模块的
FPGA
实现...后,clr_tag
DCS17750010683
·
2024-02-02 00:19
fpga开发
机器人
自动化
模块测试
驱动开发
PU515A 3BSE032401R1
PU515A3BSE032401R1PU515A3BSE032401R1PU515A3BSE032401R1基于
FPGA
的视频采集与显示模块设计...。
DCS17750010683
·
2024-02-02 00:49
驱动开发
机器人
自动化
模块测试
e
FPGA
设计开源框架 FABulous 系列(二)Fabric建模语法解析
我是雪天鱼,一名
FPGA
爱好者,研究方向是
FPGA
架构探索。关注公众号【集成电路设计教程】,拉你进“IC设计交流群”。
雪天鱼
·
2024-02-01 22:34
机器
学习系列
——(二)主要任务
导语:随着信息时代的到来,机器学习作为一项重要技术正逐渐渗透到我们的生活和工作中。它的主要任务是通过使用数据和算法,让计算机系统从中学习并改进性能,使其能够更智能地处理问题和做出决策。本文将详细介绍机器学习的主要任务,包括分类、回归、聚类和推荐系统等,让我们一同探索这个引领智能时代的关键技术。分类任务分类任务是机器学习中最常见的任务之一。它的目标是将数据分为不同的类别或标签。分类任务可以应用于各种
飞影铠甲
·
2024-02-01 18:03
机器学习
人工智能
【vim
学习系列
文章 3.2 -- vim 删除 空格】
文章目录vim删除行尾空格vim删除行尾空格在代码开发的过程中,经常会遇到行尾有空格的现象,如下:我们可以在.vimrc中通过map命令来映射删除行尾空格的快捷键,如下:mapd:%s/\s*$//gd:表示delete;:代码空格键。所以执行d+空格键就可以删除行尾空格。
CodingCos
·
2024-02-01 16:50
#
vim
学习系列文章
vim
学习
编辑器
vim
删除行尾空格
Verilog双边沿采样触发器 HDLBitDualedge
见此博文
FPGA
中如何实现
闲庭信步sss
·
2024-02-01 10:51
数字ic
HDLBit练习
verilog
【AG32VF407】国产MCU+
FPGA
,更新官方固件解决8Mhz内部晶振不准,Verilog实测7.9Mhz!
视频讲解[AG32VF407]国产MCU+
FPGA
,更新官方固件解决8Mhz内部晶振不准,Verilog实测7.9Mhz!
LitchiCheng
·
2024-02-01 10:51
fpga
fpga开发
单片机
嵌入式硬件
Verilog实现上升、下降沿检测
FPGA
Verilog实现上升、下降沿检测源文件`timescale1ns/1psmoduletop(inputclk,//时钟信号inputrst_n,//复位信号,低电平有效inputsignal//待检测信号);wireposedge_get;//检测到上升沿标志wirenegedge_get;//检测到下降沿标志regsignal_buff_1;//输入数据缓冲1regsignal_buff_2;
四臂西瓜
·
2024-02-01 10:19
FPGA
fpga开发
verilog
上升沿
下降沿
【AG32VF407】国产MCU+
FPGA
Verilog双边沿检测输出方波
视频讲解[AG32VF407]国产MCU+
FPGA
Verilog双边沿检测输出方波实验过程本次使用使用AG32VF407开发板中的
FPGA
,使用双clk的双边沿进行检测,同步输出方波同时可以根据输出的方波检测
LitchiCheng
·
2024-02-01 10:18
fpga
fpga开发
单片机
嵌入式硬件
机器
学习系列
——(一)概述
导语:在当今高度数字化和信息化的时代,机器学习作为一项核心技术,正日益渗透到我们生活的方方面面。它不仅为我们提供了更智能、更高效的解决方案,还给予了计算机系统从经验中学习和改进的能力。本文将带您深入了解机器学习的概念、原理以及应用,让我们一同探索这个引领智能时代的关键技术。第一部分:什么是机器学习?机器学习是一种通过利用数据和统计学方法,使计算机系统从中学习并改进性能的人工智能技术。它通过构建模型
飞影铠甲
·
2024-02-01 10:42
机器学习
机器学习
人工智能
FPGA
高端项目:Xilinx Artix7系列
FPGA
多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持
目录1、前言版本更新说明给读者的一封信
FPGA
就业高端项目培训计划免责声明2、相关方案推荐我这里已有的
FPGA
图像缩放方案我已有的
FPGA
视频拼接叠加融合方案本方案的XilinxKintex7系列
FPGA
9527华安
·
2024-02-01 10:58
FPGA图像缩放
FPGA视频拼接叠加融合
菜鸟FPGA图像处理专题
fpga开发
音视频
图像处理
图像缩放
Xilinx
Artix7
相片修复框架-G
FPGA
N
一G
FPGA
N介绍G
FPGA
N是一个由腾讯ARC团队开发的用于人脸图像生成和优化的GAN模型。
qyhua
·
2024-02-01 10:58
人工智能
计算机视觉
【 USRP 相控阵】X波段相控阵开发平台用户指南
FMCA-EBZAD9081MxFEEvaluationBoard,https://www.analog.com/eval-ad9081AD9081的全功能评估板使用ACE软件进行控制的PC软件HMC7044的板载时钟用于管理套件和
FPGA
东枫科技
·
2024-02-01 09:51
USRP
指南
fpga开发
FPGA
OFDM
SDR
USRP
基于
fpga
的数字时钟开发
1、题目要求2、程序代码moduleclock(inputclk,//时钟inputrst,//复位键inputwiremonth_adj,inputwireday_adj,input[0:4]key,//按键输入input[0:0]qiehuan,output[0:7]seg_cs,//数码管位选output[0:7]seg_data0,//前四个数码管output[0:7]led,output
卡莫西夫的忧伤
·
2024-02-01 09:45
fpga开发
上一页
2
3
4
5
6
7
8
9
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他