E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA学习系列
fpga
verilog需要注意的一些代码规范以及易错点
fpga
里面乘法符号*一个周期是算不出来的,所以例如data*3可用data+data+data代替,加法可在一个周期内算完,才会保证不出错误
一枚清澈愚蠢的研究生
·
2024-02-07 22:30
fpga
fpga开发
FPGA
学习笔记
组合逻辑定义wire时序逻辑定义reg有个信号特例也用reg没听清是什么if判断,如果if后面只有一条语句,可以不加beginend,如果有多条语句,要加beginend如果是在always里面赋值,那么需要写reg如果是在assign里面赋值,,就可以不写reg例如outoutreg[3:0]led;在always里面赋值变量的赋值都是在时钟上升沿进行的,复位一般是高电平,所以在下降沿复位,复位
一枚清澈愚蠢的研究生
·
2024-02-07 22:28
fpga开发
学习
ChatGPT学习大纲
2月份左右开始使用ChatGPT时,就被它强大的理解能力和应答效果所折服,这期间一直在断断续续的学习和使用,也没形成一个完整的学习过程,最近刚好有空,就寻思着好好再学习总结一下,故写出了ChatGPT
学习系列
的文章
冷暖从容
·
2024-02-07 19:34
ChatGPT
chatgpt
学习
人工智能
小样本
学习系列
工作(持续更新)
小样本
学习系列
工作有关小样本学习的各类文章通常会将其方法分成几个大类:基于度量学习的小样本方法、基于数据增强的小样本学习方法和基于模型初始化的小样本学习方法。
MingchenS
·
2024-02-07 16:10
计算机视觉
学习
人工智能
深度学习
计算机视觉
python
【埋点
学习系列
】02如何设计数据埋点方案
数据埋点是数据采集的关键一环,目前的数据采集方式归结为可视化/全埋点、代码埋点三类。可视化/全埋点使用这种方案,必须在产品中嵌入SDK,等于做了一个统一的埋点,因此“无埋点”的叫法实际上是“全埋点”的代名词。代码埋点代码埋点又分为前端代码埋点和后端代码埋点。前端代码埋点类似于全埋点,都是在前端嵌入SDK的方式,所不同的是,对于每一个关键行为,我们都需要调用SDK代码,将必要的事件名、属性字段等写入
tricking紫枫
·
2024-02-07 15:54
X310 和 子板,中心频率
X310XilinxKintex-7XC7K410T
FPGA
14bit200MS/sADC16bit800MS/sDACFrequencyrange:DC-6GHzwithsuitabledaughterboardUp160MHzbandwidthperchannelTwowide-bandwidthRFdaughterboardslotsOptionalGPSDOMultiplehigh-spe
东枫科技
·
2024-02-07 13:05
USRP
指南
fpga开发
FPGA
SDR
USRP
高级
FPGA
开发之基础协议PCIe(二)
高级
FPGA
开发之基础协议之PCIe(二)一、TLP报文类型在PCIe总线中,存储器读写、I/O读写和配置读写请求TLP主要由以下几类报文组成:1.1存储器读请求TLP和读完成TLP当PCIe主设备(RC
北京不北
·
2024-02-07 11:30
FPGA高级开发
fpga开发
PCIe
TLP
LabVIEW
FPGA
PCIe开发讲解-7.7节:上位机PC端Memory应用程序开发(LabVIEW/C调用DLL文件,神电提供lvlib库)
当
FPGA
硬件被系统识别成功后,我们就可以编写一个上位机PC端的应用程序来与之通信,比如用来监控下位机
FPGA
前面板上的控件值或者下发控制指令给
FPGA
了。
神电测控
·
2024-02-07 08:15
labview
fpga
pci-e
编程语言
嵌入式
第12章:实践版OpenMIPS处理器设计与实现
12.1实践版OpenMIPS处理器的设计目标但在实际应用中,程序的体积可能非常大,指令存储器不能集成在
FPGA
内部了,一般使用
FPGA
芯片外部的Flash作为指令存储器,同理,一般使用
FPGA
芯片外部的
tanfuz
·
2024-02-07 07:26
自己动手写CPU阅读笔记
JTAG 标准IEEE STD 1149.1-2013学习笔记(一·)Test logic architecture、Instruction register以及Test data registers
我是雪天鱼,一名
FPGA
爱好者,研究方向是
FPGA
架构探索和SOC设计。关注公众号【集成电路设计教程】,拉你进“IC设计交流群”。
雪天鱼
·
2024-02-07 07:55
arcgis
学习系列
11--绘制不自己交叉的Polygon
概述本文演示如何阻止用户使用Draw画子线交叉的线。Draw操作使用视图事件生成一组坐标,可以从中创建不同类型的几何图形。每种几何类型都有一个对应的drawaction类。实例化Draw之后,调用draw.create()方法将返回一个drawAction的引用。在这一篇文章中,draw.create()方法被调用,并传递polyline作为参数,我们监听PolylineDrawAction的相关
naturessdfsafagf
·
2024-02-07 07:10
arcgis
arcgis
polygon
不交叉
机器
学习系列
——(十四)正则化回归
引言在机器学习领域,正则化回归是一种常用的技术,旨在解决过拟合问题,提高模型的泛化能力。本文将简单探讨正则化回归的概念、类型和应用,帮助读者更好地理解和运用这一重要技术。一、概念正则化回归是一种通过引入额外信息(约束或惩罚项)来调整模型复杂度的方法,从而防止过拟合,提高模型的泛化能力。简单来说,正则化就是在模型训练过程中加入一个正则项,以限制模型参数的大小。那么,为什么需要正则化?在机器学习中,模
飞影铠甲
·
2024-02-07 06:28
机器学习
机器学习
回归
人工智能
1.3 Verilog 环境搭建详解教程
FPGA
开发环境有Xilinx公司的ISE(目前已停止更新),VIVADO;因特尔公司的QuartusII;ASIC开发环境有Synopsys公司的VCS;很多人也在用IcarusVerilog和GTKwave
二当家的素材网
·
2024-02-07 05:43
Verilog
教程
fpga开发
Verilog
【INTEL(ALTERA)】为什么在编译 HDMI 英特尔®
FPGA
IP设计示例 VHDL 变体时看到错误 (13879)?
说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题,您在编译HDMI英特尔®
FPGA
IP设计示例的VHDL变体时可能会看到以下错误:错误(13879):VHDL绑定指示
神仙约架
·
2024-02-07 04:25
INTEL(ALTERA)
FPGA
fpga开发
13879
HDMI
Vivado FIR IP核的使用
⭐️作者简介:小瑞同学,主要学习
FPGA
、信号处理、通信等。个人主页:小瑞同学的博客主页个人信条:越努力,越幸运!
hi小瑞同学
·
2024-02-06 20:09
#
Vivado
IP核配置
fpga开发
信号处理
matlab
信息与通信
vivado中IP核调用方法简介
、常用IP核调用方法案例2.1FIFOIP核2.2UARTIP核2.3DDR3IP核2.4PLLIP核2.5AXIGPIOIP核三、总结Vivado是Xilinx公司推出的一款集成化设计环境,可以用于
FPGA
Simuworld
·
2024-02-06 20:37
#
FPGA
fpga开发
vivado
IP核调用
Vivado Digilent IP核
最近在做
FPGA
的视频处理,学习中看见大佬使用现成的IP核会方便很多,其中就包括DynamicclockgeneratorIP核,根据视频分辨率不同产生动态时钟脉冲的IP核,可以说是相当的方便了,Dynamic
艾利芬特
·
2024-02-06 20:37
fpga开发
阿里云异构计算类云服务器介绍(GPU云服务器、
FPGA
云服务器等)
阿里云异构计算云服务器产品可为用户提供了软件与硬件结合的完整服务体系,助力您在人工智能业务中实现资源的灵活分配、弹性扩展、算力的提升以及成本的控制。异构计算类云产品包括GPU云服务器、神龙AI加速引擎AIACC、AI分布式训练通信优化库AIACC-ACSpeed、AI训练计算优化编译器AIACC-AGSpeed、集群极速部署工具FastGPU、GPU容器共享技术cGPU、弹性加速计算实例EAIS和
阿里云最新优惠和活动汇总
·
2024-02-06 20:28
2018-04-15
FPGA
Kernel Log
AMDprintf我们在kernel中增加了#pragmaOPENCLEXTENSIONcl_amd_printf:enable,以便在kernel中通过printf函数进行debug,这是AMD的一个扩展。printf还可以直接打印出float4这样的向量,比如printf(“%v4f”,vec)。#pragmaOPENCLEXTENSIONcl_amd_printf:enable__kerne
七点水Plus
·
2024-02-06 18:14
FPGA
快速入门路径
适合新手的
FPGA
入门路径总体路径规划基础学习-verilog语言verilog语言学习,推荐verilog数字系统设计一书,讲解比较详实和全面。
zuoph
·
2024-02-06 18:14
FPGA+人工智能
电子技术
fpga开发
硬件工程
FPGA
-学习路径(更新中)
目前我还在入门
FPGA
,我想写下我的学习路径,仅供参考,希望帮到更多的人,也希望大家多多指教。
班花i
·
2024-02-06 18:14
FPGA
fpga
FPGA
学习笔记
FPGA
和ASIC
FPGA
(FieldProgrammableGateArray)现场可编程逻辑门阵列,ASIC(ApplicationSpecificIntegratedCircuit)即专用集成电路
橙橙养乐多
·
2024-02-06 18:11
fpga开发
学习
深度强化
学习系列
【1】- 强化学习的背景、基础理论等
深度强化
学习系列
【1】-强化学习的背景、基础理论等1.深度强化学习的背景、发展与理论变迁1.1序1.2AlphaGo的崛起1.3Waymo(谷歌收购)加州公共道路无人驾驶项目获批1.4关于生物的神经元数
cnjs1994
·
2024-02-06 17:52
人工智能
自动驾驶
数字电路实验二:
FPGA
实验箱内置单脉冲测试、数码管基础测试、74LS197产生8421码循环测试信号、实现8421码->格雷码译码器、3-8译码器、设计改进实现48译码器a段显示译码电路
数字电路实验报告二实验环境与仪器实验环境实验时间:2022.11.10地点:教学大楼A412气温:22℃实验仪器示波器/逻辑分析仪MSO5354
FPGA
实验箱元器件目录第一组数字电路实验报告二参与者一、
thinkerhui
·
2024-02-06 16:12
硬件工程
数字电路实验1:4联装7段数码管管脚功能、传统实验箱非门延迟、
fpga
各种虚拟门特性及边沿检测器
软件工程学院目录第一组数字电路实验报告一一、实验室环境与仪器1.实验环境2.实验仪器二、实验内容(1)测量4联装7段数码管管脚功能(2)测量74LS00与非门管脚功能与门延迟(使用传统实验箱)(3)74LS197产生测试信号(使用
FPGA
thinkerhui
·
2024-02-06 16:41
硬件工程
vivado在线调试、在线抓波形方法
7、点击program下载到
FPGA
,双
千寻xun
·
2024-02-06 08:18
FPGA
fpga开发
【基于
FPGA
的可调数字钟设计】
基于
FPGA
的可调数字钟设计前言一、设计要求二、实现过程1.总体设计思想2.设计模块分析三、系统调试结语前言近年来由于美国对我国芯片行业的封锁,我国芯片行业迎来了一波发展的浪潮,
FPGA
这款小众而又实用的芯片也被划在制裁名单中
青柠味汽水
·
2024-02-06 08:48
fpga开发
VIVADO烧录之FLASH W25Q128JVSIQ
平台:vivado2017.4
FPGA
芯片:XC7K325T-2FFG676Flash芯片:w25q128jvsiq简言在使用vivado开发工具进行固化程序时需要注意在vivado自带的flash器件库中
逾越TAO
·
2024-02-06 08:48
FPGA
FLASH
fpga开发
Xilinx 黑金ZYNQ开发板AX7020,利用VIVADO进行
FPGA
程序烧录
参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。(1)创建工程,步骤与SDK实验篇中的步骤一致;配置PS端时应该可以只选需要的加载方式,如QSPI或者SD,我目前是两种都勾选了,但是只用了QSPI方式。第一章,1.2.(1)-1.2.(11)00:00(2)通过“RunBlockAutomation”完成端口导出,连接FCLK_CLK0到M_AXI_GP0_ACLK,然后保存,创建
weixin_48793386
·
2024-02-06 08:18
FPGA
ZYNQ
fpga开发
FPGA
学习记录-Vivado工程创建、仿真、编译
目录前言工程创建工程仿真引脚配置编译前言本系列文章作为对特权同学《深入浅出玩转
FPGA
》课程学习的记录,对课程内容进行总结,比记录遇到的问题与解决办法,以此见证个人
FPGA
学习历程。
zoeybbb
·
2024-02-06 08:17
Vivado
FPGA
Xilinx
fpga开发
学习
基于
FPGA
的多功能数字时钟设计报告
作品基于intelCycloneIVEEP4CE10F17C8
FPGA
板卡,主要开发环境为QuartusⅡ,编程并实现了多功能温湿度电子钟。
马泽骞
·
2024-02-06 08:47
FPGA设计案列
fpga开发
vivado在远程服务器上完成本地设备的程序烧写和调试(vivado远程调试)
vivado远程调试目录1概述2本地设置3远程服务器设置1概述本文用于描述
FPGA
开发过程中,使用远程服务器时,直接在远程服务器连接到本地设备进行程序的烧写和调试的过程。
风中月隐
·
2024-02-06 08:47
FPGA
FPGA
VIVADO
烧写与调试
远程调试
服务器
【Verilog HDL设计】基于
FPGA
的HDMI协议实现v0.1
1协议简介HDMI协议常见用的有v1.4v2.0v2.1等版本,后两个版本基于v1.4版本发展而来,要想深入学习HDMI协议,从v1.4版本开始更容易上手。关于HDMIv1.4的协议内容,网上已经有很多前辈作了详细介绍,例如博主“芒果木有籽”的这篇“HDMI1.4协议详解”就讲解的很细致。但毕竟在一篇或者几篇博文中想要把一个协议没有遗漏的展现出来是非常困难的。更详细的协议内容协议详见《High-D
蚂蚁cd
·
2024-02-06 08:16
fpga开发
基于
FPGA
的可调数字钟设计
在此特别感谢哔站up主甘第发布的
FPGA
企业实训课(基于
FPGA
的数字钟设计)教学视频,让一个
FPGA
小白开始了第一个
FPGA
设计开发流程。
以安_wjf
·
2024-02-06 08:45
课程设计
fpga开发
在线逻辑分析仪的使用
待测设计(DesignUnderTest,DUT)就是用户逻辑,它和片内的在线逻辑分析仪都位于
FPGA
中。
m0_46521579
·
2024-02-06 08:14
ZYNQ
fpga开发
在 Vivado 将程序烧写固化到 flash
通常对
FPGA
下载程序时,会采用JTAG口下载,完成好HDL设计,并且验证无误后,对设计文件进行综合,布局布线以及生成比特流文件,而
FPGA
开发板要想工作,需要将该文件烧写进
FPGA
芯片中。
Linest-5
·
2024-02-06 08:44
Vivado
Vivado
flash
程序固化
Xilinx
fpga开发
Vivado-基于下载器的程序加载与烧写
VIVADO->OpenHardwareManager",如图所示:(3)采集卡上电,在菜单栏选择"Tools->AutoConnect",如图所示:(4)下载器连接电脑与采集卡成功,如图所示:(5)右键点击
FPGA
行走的路人啊
·
2024-02-06 08:13
开发工具的使用
xilinx
FPGA
在线调试方法总结(vivado+ila+vio)
本文主要介绍xilinx
FPGA
开发过程中常用的调试方法,包括ILA、VIO和TCL命令等等,详细介绍了如何使用。
jk_101
·
2024-02-06 08:13
FPGA
fpga开发
Vivado开发
FPGA
使用流程、教程 verilog(建立工程、编译文件到最终烧录的全流程)
目录一、概述二、工程创建三、添加设计文件并编译四、线上仿真五、布局布线六、生成比特流文件七、烧录一、概述vivado开发
FPGA
流程分为创建工程、添加设计文件、编译、线上仿真、布局布线(添加约束文件)、
xingxing点灯
·
2024-02-06 08:11
vivado
fpga开发
开发语言
【
FPGA
】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装
可跳转至Step5)Vivado介绍Step1:进入官网Step2:注册账号Step3:进入下载页面Step4:下载安装包Step5:安装Step6:等待软件安装完成安装完成Vivado介绍Vivado是
FPGA
柠檬叶子C
·
2024-02-06 08:11
FPGA玩板子记录
fpga开发
Vivado
FPGA
多功能数字时钟 基于Quartus实现设计与仿真 华南师范大学数电综设
专业:通信工程学号:__姓名:龚易乾___指导老师:电子与信息工程学院2023年2月有任何疑问可以联系邮箱:
[email protected]
项目仓库地址:https://github.com/CodeAlanqian/e-clockgithub仓库地址综合设计实验实验目的熟练掌握Quartus等EDA设计与仿真工具,掌握多路选择器、N进制计数器、显示译码电路、开关电路、按键等电路的设计和调试方法。加
CodeAlan
·
2024-02-06 08:41
FPGA
Quartus
多功能数字时钟
fpga开发
[
FPGA
开发工具使用总结]VIVADO在线调试(1)-信号抓取工具的使用
约束文件2.4两种方法的优点与缺点3在线调试方法3.1器件扫描设置3.2触发条件设置3.3触发窗口设置3.4采样过程控制4常见问题4.1时钟域的选择4.2缺少LTX文件4.3ILA无时钟参考文档1简介在
FPGA
蚂蚁cd
·
2024-02-06 08:41
FPGA开发工具使用总结
fpga开发
机器
学习系列
6-逻辑回归
重点:1.逻辑回归模型会生成概率。2.对数损失是逻辑回归的损失函数。3.逻辑回归被许多从业者广泛使用。#1.逻辑回归:计算概率**许多问题需要将概率估算值作为输出。逻辑回归是一种非常高的概率计算机制。**实际上,您可以通过以下两种方式之一使用返回的概率:*原样*已转换为二元类别。![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/e62e0256ba5a
喜乐00
·
2024-02-06 07:22
机器学习
逻辑回归
人工智能
机器
学习系列
——(十一)回归
引言在机器学习领域,回归是一种常见的监督学习任务,它主要用于预测数值型目标变量。回归分析能够通过对输入特征与目标变量之间的关系建模,从而对未知数据做出预测。概念回归是机器学习中的一种监督学习方法,用于预测数值型目标变量。它通过建立特征与目标变量之间的关系模型,对未知数据做出预测。举个例子来说明回归的概念:假设我们希望根据房屋的面积来预测其价格。我们可以收集一组包含多个房屋的数据样本,每个样本包含房
飞影铠甲
·
2024-02-06 07:50
机器学习
机器学习
回归
人工智能
机器
学习系列
——(十二)线性回归
导言在机器学习领域,线性回归是最基础且重要的算法之一。它用于建立输入特征与输出目标之间的线性关系模型,为我们解决回归问题提供了有效的工具。本文将详细介绍线性回归的原理、应用和实现方法,帮助读者快速了解和上手这一强大的机器学习算法。一、线性回归简介线性回归是一种监督学习算法,适用于处理连续数值预测问题。其基本思想是通过拟合最佳直线(或超平面)来预测输出变量与输入特征之间的关系。线性回归的目标是找到最
飞影铠甲
·
2024-02-06 07:17
机器学习
机器学习
线性回归
人工智能
FPGA
编程入门:Quartus II 设计1位全加器
FPGA
编程入门:QuartusII设计1位全加器一、半加器和1位全加器原理(一)半加器(二)1位全加器二、实验目的三、QuartusII设计半加器(一)新建工程(二)创建原理图(三)将设计项目设置成可调用的元件
一只特立独行的猪 ️
·
2024-02-06 07:06
FPGA学习笔记
fpga开发
【调试小诀窍】SD卡镜像启动过程中如何第一时间获取
FPGA
配置状态?以及如何定位
FPGA
配置失败原因?
如果用户参考Intel教程EmbeddedLinuxBeginnersGuide制作SD卡image,那么
FPGA
配置文件(.rbf)是在uboot阶段被加载。
Terasic友晶科技
·
2024-02-06 07:36
【soc
fpga
开发】
fpga开发
arm开发
soc
fpga
如何将SD卡众多文件打包成一个.img文件方便Windows的Windisk32工具一键烧写?
相信不少SOC
FPGA
用户在第一次设计SD卡image时都参考过Intel的经典教程EmbeddedLinuxBeginnerSGuide,教程里面演示制作SD卡image时,需要将SD卡手动分成3分区
Terasic友晶科技
·
2024-02-06 07:36
【soc
fpga
开发】
fpga开发
arm开发
linux
soc
fpga
开发
【
FPGA
开源项目分享】街机弹球机的模拟
今天继续康奈尔大学
FPGA
课程ECE5760的典型案例分享——街机弹球机的模拟。
Terasic友晶科技
·
2024-02-06 07:05
【FPGA开源项目分享】
fpga开发
【友晶科技】基于
FPGA
的贪吃蛇游戏设计(八)——状态机设计
1.状态机理论知识Verilog语言可以依靠不同的always语句块实现硬件电路的并行执行,但在实际工程中,不仅需要并行执行电路,偶尔也会遇到需要串行执行的电路。这时候可以选择有限状态机FSM(FiniteStateMachine)来实现。状态机由状态寄存器和组合逻辑电路构成,能够根据控制信号按照预先设定的状态进行状态转移,是协调相关信号动作、完成特定操作的控制中心。有限状态机主要分为2大类:Me
Terasic友晶科技
·
2024-02-06 07:35
DE10-Standard
DE1-SOC
DE2-115
fpga开发
科技
游戏
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他