FPGA工具相关第24页

什么是FPGA原型验证？

EDA工具的使用主要分为设计、验证和制造三大类。验证工作贯穿整个芯片设计流程，可以说芯片的验证阶段占据了整个芯片开发的大部分时间。从芯片需求定义、功能设计开发到物理实现制造，每个环节都需要进行大量的验证。现如今验证方法也越来越多，例如：逻辑仿真（功能验证），形式验证，原型验证。功能验证基于软件，验证成本较低，验证环境方便，但性能较差；形式验证为静态验证方式，但不可仿真DUT的一些动态行为。而开发者

程老师讲FPGA·2023-12-14 12:27

用于 ChatGPT 的 FPGA 加速大型语言模型

简介：大型语言模型近年来，大型语言模型（LLM）彻底改变了自然语言处理领域，使机器能够生成类似人类的文本并进行有意义的对话。这些模型，例如OpenAI的GPT，具有惊人的理解和生成语言的能力。它们可用于广泛的自然语言处理任务，包括文本生成、翻译、摘要、情感分析等。大型语言模型通常使用深度学习技术构建，特别是使用Transformer架构。Transformer是一种神经网络模型，擅长捕获序列中的长

FPGA技术联盟·2023-12-14 12:00

FPGA-EEPROM读写记录

整篇文章会首先对AT24C64技术文档进行分析，其次分析AT24C64在FPGA上的引脚分配情况，最后逐步分析正点原子给出的Verilog代

Authony.·2023-12-06 18:22

verilog语法tips

近来有感于技能不足了，所以继续学习FPGA、ASIC相关基础知识，分享一点微不足道的经验，也希望各位大佬多多指点蛤（软件工具：ISE）。

我喜欢唱跳rap打篮球·2023-12-06 15:35

K7系列FPGA多重启动(Multiboot)

Xilinx家的FPGA支持多重启动功能（Multiboot），即可以从多个bin文件中进行选择性加载，从而实现对系统的动态更新，或系统功能的动态调整。

今朝无言·2023-12-06 14:56

Quartus II 13.1入门使用方法

QuartusII是由AlteraCorporation（现为英特尔旗下的IntelProgrammableSolutionsGroup）发布的一款综合性的FPGA设计软件。

Tony小周·2023-12-06 14:26

[原创] FPGA级联之JTAG烧录

根据客户产品需求，需要评估并转换出设计方案，公司对于产品成本的敏感，一片大容量芯片是足够了，但是价格高，两片芯片价格叠加低于一片大容量FPGA芯片，自然双芯片处理就成为了首选。

佣兵之王@大青山·2023-12-06 14:55

FPGA串口接收解帧、并逐帧发送有效数据-2

FPGA串口接收解帧、并逐帧发送有效数据工程实现的功能：FPGA串口接收到串口调试助手发来的数据，将其数据解帧。

灵风_Brend·2023-12-06 14:25

【【FPGA 之 MicroBlaze XADC 实验】】

FPGA之MicroBlazeXADC实验VivadoIP核提供了XADC软核，XADC包含两个模数转换器（ADC），一个模拟多路复用器，片上温度和片上电压传感器等。

ZxsLoves·2023-12-06 12:12

【FPGA】Vivado开发流程（基于2018.3版本）

基本流程：①设计定义②设计输入③分析综合④功能仿真⑤布局布线⑥分析性能1.启动软件双击Vivado图标即可启动Vivado软件。2.创建工程①QuickStart组包含有CreateProject（创建工程）OpenProject（打开工程）OpenExampleProject（打开实例工程）。②Tasks组包含有ManageIP（管理IP）OpenHardwareManager（打开硬件管理器）

龙王山的眺望者·2023-12-06 09:34

xilinx系列FPGA基于VIVADO的pin delay列表生成说明

目录1概述2示例平台3操作说明4注意事项xilinx系列FPGA基于VIVADO的pindelay列表生成说明1概述本文用于讲诉xilinx系列FPGA基于VIVADO的pindelay列表生成说明，以及一些注意事项

风中月隐·2023-12-06 08:44

Vivado 综合属性实用命令

演示使用的Vivado版本：2018.3FPGA芯片型号：xc7a35tfgg484-2本篇博文，建议在电脑端网页/pad上查看~综合阶段综合设置综合设置的打开方式：注意：凡是出现在综合设置区的设置均为全局设置

在路上-正出发·2023-12-06 02:38

VIVADO仿真功能系列

杏儿黄·2023-12-06 02:07

使用Git进行Vivado版本控制

前言学习FPGA也有一段时间了，现在工程相较于以前，一个工程的可能所需要占据的空间有几百兆甚至更大，也在想着有没有什么好的办法来管理这些工程。

black_pigeon·2023-12-06 02:37

Vivado版本控制

Vivado版本控制如果您有幸进入FPGA领域，那么会遇到版本控制问题，本文讲解的是如何用git进行Vivado进行版本控制。

神州永泰·2023-12-06 02:34

【risc-v】易灵思efinix FPGA riscv嵌入式软件源码分享

系列文章目录分享一些fpga内使用riscv软核的经验，共大家参考。后续内容比较多，会做成一个系列。

神仙约架·2023-12-05 23:59

【Intel/Altera】全系列FPGA最新汇总说明，持续更新中

前言2023年11月14日英特尔FPGA中国技术日，Intel刚发布了新的FPGA系列，官网信息太多，我这里结合以前的信息，简单汇总更新一下，方便大家快速了解Intel/AlteraFPGA家族。

神仙约架·2023-12-05 23:59

Vivado时序收敛技术（一） Baseline基础理论

FPGATimes如何知道该约束哪些时钟？使用report_clock_networks指令或使用约束向导来查看有哪些主时钟需要约束和输入的主时钟是否被约束。report_clock

yundanfengqing_nuc·2023-12-05 21:56

Vivado时序分析概念setup time, hold time

Vivado时序分析概念setuptime,holdtimereferenceWhatisSetupandholdtimeinanFPGA?

dengyindai1024·2023-12-05 21:54

用FPGA实现四通道、全频率 GNSS RF 接收器-用于卫星的精确定位

用FPGA实现四通道、全频率GNSSRF接收器-用于卫星的精确定位概念全球导航卫星系统（英文：GlobalNavigationSatelliteSystem，GNSS），又称全球卫星导航系统，是能在地球表面或近地空间的任何地点为用户提供全天候的

OpenFPGA·2023-12-05 11:59

从合成需求分解FPGA性能的核算实例

从合成性能需求：带宽、采样速率、FPGA时钟速率、通道数量、波束数量、缓存时间，推算FPGA计算资源、传输带宽以及内存容量的一个简要核算实例。提供了需要考虑的因素及核算方法。

CyberInversion·2023-12-05 10:54

FPGA_单引脚输入输出-三态

FPGA_单引脚输入输出-三态以常见的I2C协议通讯方式讲解，SDA线既可以接收数据也可以发送数据，I2C发送写控制命令，在空闲状态时，我们给I2C数据方向控制（sda_dir）信号赋值高电平，将sda

自小吃多·2023-12-05 09:48

易灵思FPGA烧写EFINIX 芯片下载使用步骤

易灵思FPGA烧写EFINIX芯片步骤下面介绍在易灵思软件和下载器驱动都安好后，如何进行程序下载的使用步骤。1.首先把支持易灵思下载的下载器USB线连接好电脑，且电脑识别到正确的驱动。

rui22·2023-12-05 09:16

易灵思下载器EFINIX FPGA高速JTAG编程线USB仿真器驱动安装详细使用步骤

易灵思EFINIXUSB下载器驱动安装详细步骤易灵思EFINX是优秀的国产FPGA公司之一，下面是下载器的驱动安装详细步骤。如果不会使用可以跟着步骤操作即可。

rui22·2023-12-05 09:46

安路Anlogic FPGA下载器的驱动安装教程

安路FPGA下载器驱动安装教程安路FPGA下载器：EN-ALC10,是一款高性能FPGA下载线（编程器），支持安路的开发软件TDS和全系列FPGA芯片下载编程，支持全速USB2.0与电脑进行数据通信，通过

rui22·2023-12-05 09:09

【【FPGA 之 MicroBlaze 自定义IP核之呼吸灯实验】】

FPGA之MicroBlaze自定义IP核之呼吸灯实验通过创建和封装IP向导的方式来自定义IP核，支持将当前工程、工程中的模块或者指定文件目录封装成IP核，当然也可以创建一个带有AXI4接口的IP核，用于

ZxsLoves·2023-12-04 19:21

FPGA学习笔记【封装自定义IP核】

AXI接口的自定义IP核为了更方便地使用外部接口驱动或进行系统级的设计时，可以考虑将RTL设计打包制作成自定义的IP核，Vivado会自动生成相关的IP核接口；或者为了在ZYNQ中使用AXI总线将硬核与FPGA

内鬼·2023-12-04 19:19

【软件分享】脱离Vivado建立单独仿真环境软件

原创网络交换FPGA,网址：https://www.eet-china.com/mp/a251158.html在进行FPGA项目开发时，经常需要使用第三方仿真工具进行仿真，如果每次都需要从Vivado调用第三方仿真工具则会比较麻烦

喵喵苗·2023-12-04 16:14

【Altera】Cyclone10 FPGA DDR3使用

DDRIP核配置调试及遇到的问题读写仲裁时序问题1.拉高read后，wait一直没反应问题2.DDR校正不过的一个可能性延伸学习开发板Intel官方提供c10的开发套件：Intel®Cyclone®10GXFPGADevelopmentKit

神仙约架·2023-12-04 15:14

fpga-mif文件生成

要存储断电保存的数据时，就涉及到ROM数据存储，在fpga中，涉及到的相关格式有*.hex，*.mif，*.coe。

ethanismyname·2023-12-04 15:14

分享几个电视颜色测试图形卡

介绍本文分享几个常见的电视颜色测试图形卡和一段matlab程序，完成JPG转FPGA烧写文件，便于把彩色图片预装载到FPGA内。电视颜色测试图形卡一种专业检测电视显示效果的工具。

神仙约架·2023-12-04 15:44

fpga rom 初始化文件的一些心得

目录可能遇到的问题问题解决方案rom的初始化用途文件类型如何生成初始化文件示例AlteraXilinx可能遇到的问题问题alteraFPGA的rom找不到初始化文件，编译过程会提示类似的问题Error(

神仙约架·2023-12-04 15:43

FPGA项目（9）——基于FPGA的交通灯设计

首先，简要阐述一下本次设计所实现的基本功能。系统输入两组时钟，一个是50M时钟，一个是1HZ时钟，另外，系统还有一个复位信号，一个拨码开关信号。输出两组LED灯，分别表示东西方向、南北方向的红绿灯。每组灯为6位宽，表示各个方向的红、黄、绿灯。示意图如下所示：要实现：东西方向红灯亮，南北方向绿灯亮，保持35S；东西方向红灯亮，南北方向黄灯亮，保持5S；东西方向绿灯亮，南北方向红灯亮，维持35S；东西

嵌入式小李·2023-12-04 14:20

oneApi实现并⾏排序算法

oneAPI的目标是提供一个统一的编程模型，使开发人员能够使用相同的代码在不同类型的硬件上进行并行计算，包括CPU、GPU、FPGA和其他加速器。

think-weige·2023-12-04 12:51

FPGA UltraScale GTH 全网最细讲解，aurora 8b/10b编解码，HDMI视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTH全网最细解读UltraScaleGTH基本结构参考时钟的选择和分配UltraScaleGTH发送和接收处理流程UltraScaleGTH发送接口UltraScaleGTH接收接口UltraScaleGTHIP核调用和使用数据对齐视频

9527华安·2023-12-04 09:14

【硬件学习之路】

而我的工作岗位是助理工程师，主要是学习绘制原理图，板上测试，FPGA代码的调试等。

HIHTMYATBA·2023-12-04 07:21

【开发工具】分享一下我PC上装的FPGA工程师开发工具

目录前言1.Xilinx2.Altera3.Efinix4.Lattice二、仿真工具三、科研工具四、辅助工具1.硬件开发2.软件开发3.效率工具总结有喜欢FPGA开发的同学可以关注我一下，这里会经常分享一些

神仙约架·2023-12-04 06:48

【risc-v】易灵思efinix FPGA sapphire_soc IP配置参数分享

系列文章目录分享一些fpga内使用riscv软核的经验，共大家参考。后续内容比较多，会做成一个系列。

神仙约架·2023-12-04 06:48

【BUG】ERROR Place 1115 Unroutable Placement

项目场景：使用XilinxFPGA时遇到下面的这个问题ERROR:Place:1115-UnroutablePlacement!

神仙约架·2023-12-04 06:48

【risc-v】易灵思efinix FPGA riscv 时钟配置的一些总结

系列文章目录分享一些fpga内使用riscv软核的经验，共大家参考。后续内容比较多，会做成一个系列。

神仙约架·2023-12-04 06:44

股海海风·2023-12-04 05:03

linux tsn网络,openTSN

一、OpenTSN简介OpenTSN是基于FAST架构设计的TSN集成验证环境，主要设计目标包括：(1)基于FPGA实现支持802.1AS、802.1Qbv，802.1Qch，802.1Qci等TSN核心功能的交换机原型

项木咄·2023-12-04 00:54

Open TSN 3.2之TSNSwitch3.2内部TSS模块 FPGA代码笔记（一）

一.TSS(TimingSensitiveSwitch，时间敏感交换)模块总体介绍整个架构划分为五大部分逻辑：网络输入处理逻辑、网络输出处理逻辑、控制输入处理、控制输出处理以及内部处理逻辑。二.网络输入处理逻辑详解网络输入处理逻辑主要包括：NRX(网络接收)模块,FPA(帧解析)模块,IBI(输入缓存接口)模块这三部分。内部组成框图和代码RTL视图如下1.网络输入处理之NRX(NetworkRX，

汤圆好吃·2023-12-04 00:51

加密挖矿、AI发展刺激算力需求激增！去中心化算力时代已来临！

行业对算力的真实需求，也极大推动了芯片厂商的发展，矿机芯片经历了CPU、GPU、FPGA、ASIC等发展阶段。在PoW共识机制的大背景下，算力的付出为链的安全性提供保障。

链科天下·2023-12-03 10:36

使用 DMA 在 FPGA 中的 HDL 和嵌入式 C 之间传输数据

使用DMA在FPGA中的HDL和嵌入式C之间传输数据该项目介绍了如何在PL中的HDL与FPGA中的处理器上运行的嵌入式C之间传输数据的基本结构。

OpenFPGA·2023-12-03 05:52

FPGA学习之Verilog语言入门指导（嵌入式）

FPGA学习之Verilog语言入门指导（嵌入式）Verilog是一种硬件描述语言（HDL），广泛用于FPGA（可编程逻辑器件）的设计和开发。

技术无限探索·2023-12-02 22:57

FPGA系列：1、FPGA/verilog源代码保护：基于Quartus13.1平台保护verilog源码发给第三方但不泄露源码

天城寺电子·2023-12-02 18:08

【三哥说技术】第一集从小白到高手课程安排和介绍硬件、嵌入式软件、app、云平台、FPGA以及AI人工智能

【三哥说技术】第一集从小白到高手课程安排和介绍包括硬件、嵌入式软件、app、云平台、FPGA以及AI人工智能【三哥说技术】第一集从小白到高手课程安排和介绍，课程包括硬件、嵌入式软件、app、云平台、FPGA

柔贝特三哥·2023-12-02 16:09

GoWin FPGA--- startup2

clockClickTools\IPCoreGenerator\rPLL,andopentheconfigurefile原语forClock双击选项，生产对应的代码，Copy到制定的地点。右侧有对应的说明文件

Kent Gu·2023-12-02 09:25

【数字图像处理】边缘检测

本文主要介绍数字图像边缘检测的基本原理，并记录在紫光同创PGL22GFPGA平台的布署与实现过程。

洋洋Young·2023-12-02 09:55

推荐频道

FPGA工具相关

什么是FPGA原型验证？

用于 ChatGPT 的 FPGA 加速大型语言模型

FPGA-EEPROM读写记录

verilog语法tips

K7系列FPGA多重启动(Multiboot)

Quartus II 13.1入门使用方法

[原创] FPGA级联之JTAG烧录

FPGA串口接收解帧、并逐帧发送有效数据-2

【【FPGA 之 MicroBlaze XADC 实验】】

【FPGA】Vivado开发流程（基于2018.3版本）

xilinx系列FPGA基于VIVADO的pin delay列表生成说明

Vivado 综合属性实用命令

VIVADO仿真功能系列

使用Git进行Vivado版本控制

Vivado版本控制

【risc-v】易灵思efinix FPGA riscv嵌入式软件源码分享

【Intel/Altera】 全系列FPGA最新汇总说明，持续更新中

Vivado时序收敛技术（一） Baseline基础理论

Vivado时序分析概念setup time, hold time

用FPGA实现四通道、全频率 GNSS RF 接收器-用于卫星的精确定位

从合成需求分解FPGA性能的核算实例

FPGA_单引脚输入输出-三态

易灵思FPGA烧写EFINIX 芯片下载使用步骤

易灵思下载器EFINIX FPGA高速JTAG编程线USB仿真器驱动安装详细使用步骤

安路Anlogic FPGA下载器的驱动安装教程

【【FPGA 之 MicroBlaze 自定义IP核 之 呼吸灯实验】】

FPGA学习笔记【封装自定义IP核】

【软件分享】脱离Vivado建立单独仿真环境软件

【Altera】Cyclone10 FPGA DDR3使用

fpga-mif文件生成

分享几个电视颜色测试图形卡

fpga rom 初始化文件的一些心得

FPGA项目（9）——基于FPGA的交通灯设计

oneApi实现并⾏排序算法

FPGA UltraScale GTH 全网最细讲解，aurora 8b/10b编解码，HDMI视频传输，提供2套工程源码和技术支持

【硬件学习之路】

【开发工具】分享一下我PC上装的FPGA工程师开发工具

【risc-v】易灵思efinix FPGA sapphire_soc IP配置参数分享

【BUG】ERROR Place 1115 Unroutable Placement

【risc-v】易灵思efinix FPGA riscv 时钟配置的一些总结

富贵险中求：1月21日股票推荐

linux tsn网络,openTSN

Open TSN 3.2之TSNSwitch3.2内部TSS模块 FPGA代码笔记（一）

加密挖矿、AI发展刺激算力需求激增！去中心化算力时代已来临！

使用 DMA 在 FPGA 中的 HDL 和嵌入式 C 之间传输数据

FPGA学习之Verilog语言入门指导（嵌入式）

FPGA系列：1、FPGA/verilog源代码保护：基于Quartus13.1平台保护verilog源码发给第三方但不泄露源码

【三哥说技术】第一集 从小白到高手课程安排和介绍硬件、嵌入式软件、app、云平台、FPGA以及AI人工智能

GoWin FPGA--- startup2

【数字图像处理】边缘检测

【Intel/Altera】全系列FPGA最新汇总说明，持续更新中

【【FPGA 之 MicroBlaze 自定义IP核之呼吸灯实验】】

【三哥说技术】第一集从小白到高手课程安排和介绍硬件、嵌入式软件、app、云平台、FPGA以及AI人工智能