FPGA开发指南》第7页

NI PXIe-5644R矢量信号收发器硬件架构

http://xilinx.eetrend.com/article/7471随着NIPXIe-5644R向量信号收发器(VST)的诞生，NI通过将用户可编程FPGA的灵活性引入RF仪器中，重塑了仪器的概念

a340421·2024-02-04 15:32

PXIe-5842第三代PXI矢量信号收发器简介

VST将RF信号发生器、RF信号分析仪和功能强大的FPGA集成在单个PXI模块上。PXIe-5842VST是首款提供30MHz到26.5GHz连续频率覆盖范围的VST。

东枫科技·2024-02-04 15:30

#Verilog FPGA实现乐曲演奏电路

FPGA实现乐曲演奏电路音符对照表原理图代码实现音符对照表音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数低音

tz+·2024-02-04 15:45

自定义小系统的HDL设计与FPGA板级调试——乐曲演奏电路设计

作者：Saint掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1GitHub：github.com/saint-000CSDN:https://me.csdn.net/qq_40531974自定义小系统的HDL设计与FPG

Saint-000·2024-02-04 15:45

FPGA项目（16）——基于FPGA的音乐演奏电路

1.设计要求能在实验箱上，循环播放一段音乐。（需要源码的直接看最后一节）2.设计原理组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需要的两个基本要素，问题是如何来获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现乐曲的演奏果。如图1所示为乐曲硬件演奏的电路原理图。其中counter_1为地址发生器，music为音符数据产生器，decoder_1为初始值设置译码器，dv

嵌入式小李·2024-02-04 15:14

基于FPGA的PCIe接口设计---01_PCIe基本概念

关于基于FPGA的PCIe接口设计，我规划分3篇来阐述。第一篇：介绍PCIe的基本概念；第二篇：以xilinx提供的例程PIO为

攻城狮Bell·2024-02-04 14:36

FPGA学习-PCIe基本概念

点击上方蓝字关注我们1.PCIE总线概述1.1PCIE总线的发展历史PCIE总线技术，也叫计算机内部总线技术”PeripheralComponentInterconnect”,即外围组件互联，其前身是PCI总线，但PCI总线真正应用是随着Intel的Pentium处理器诞生而开始的，在1994年的时候，以绝对的优势，战胜了VESA总线，成为了当时的标准，从此，几乎所有的外围设备，从硬盘控制器到声卡

Hack电子·2024-02-04 14:35

FPGA项目（15）——基于FPGA的DDS信号发生器

嵌入式小李·2024-02-04 14:04

高级FPGA开发之基础协议PCIe

基础协议之PCIe部分一、TLP包的包头在PCIe的系统中，tlp包的包头的结构有许多部分是相似的，通过掌握这些常规的包头，能帮助理解在PCIe总线上各个设备之间如何进行数据的收发。通用的字段通用字段作用Fmt决定了包头是3DW还是3DW，tlp包是否包含数据type决定tlp包的类型，比如Mrd、Mwr、Cfg、Msg、Cpl、CpldTCtrafficclass，用于决定tlp包处理的优先级，

北京不北·2024-02-04 14:34

【FPGA原型验证】FPGA 技术：芯片和工具

FPGA技术：芯片和工具3.1.当今的FPGA器件技术3.1.1.Virtex®-6系列：最新FPGA的范例3.1.2.FPGA逻辑块3.1.3.FPGA存储器：LUT存储器和块存储器3.1.4.FPGADSP

Hcoco_me·2024-02-04 12:53

【Soc级系统防御】基于IP的SoC设计中的安全问题

文章目录Perface硬件知识产权（IP）基于IP的SoC设计中的安全问题硬件木马攻击攻击模式知识产权盗版和过度生产攻击模式逆向工程集成电路逆向工程示例Fpga的安全问题FPGA预演基于FPGA的系统的生命周期实体生命周期对

Hcoco_me·2024-02-04 12:18

LabVIEW电能质量监测系统

采用LabVIEW软件开发了一套高效的电能质量监测系统，该系统主要针对潜油电泵这一特定应用场景，通过现场可编程门阵列(FPGA)技术实现电压、电流等参数的实时数据采集，并对数据进行深入分析，最终

LabVIEW开发·2024-02-04 11:09

FPGA图像处理（一）腐蚀和膨胀算法之基本概念

一、腐蚀算法腐蚀缩小或者细化了二值化图像中的物体腐蚀可以看成形态学滤波操作，这种操作将小于结构元的图像细节从图像中滤除二·、膨胀算法三、开操作和闭操作开操作：先腐蚀、后膨胀平滑物体的轮廓，断开较窄的狭颈，并消除细小的突出物闭操作：先膨胀，后腐蚀平滑物体的轮廓。弥合较窄的间断和细长的沟壑，消除小的孔洞，填补轮廓线中的断裂。

悲喜自渡721·2024-02-04 07:50

【INTEL（内部错误：子系统：CCLK，文件：/quartus/periph/cclk/cclk_gen7_utilities.cpp，未在只读原子pr_part上设置全局标志（iterm 错误）

说明由于英特尔®Quartus®Prime专业版软件23.2中存在一个问题，在PR角色实现修订期间，在针对IntelAgilex®7F/I系列FPGA设备进行编译期间，您在部分重配置（PR）区域中对M20K

神仙约架·2024-02-03 22:52

【FPGA】高云FPGA之IP核的使用-＞PLL锁相环

FPGA开发流程1、设计定义2、设计输入3、分析和综合4、功能仿真5、布局布线6、时序仿真7、IO分配以及配置文件（bit流文件）的生成8、配置（烧录）FPGA9、在线调试1、设计定义使用高云内置IP核实现多路不同时钟输出输入时钟

凉开水白菜·2024-02-03 22:51

【INTEL（ALTERA）】为什么在 HPS 引导优先模式下使用 hps_auto SOF 文件时 HPS 配置会失败？

解决方法建议不再使用hps_autoSOF文件，请遵循最新的SoCFPGA引导使用指南，使用生成的hps.rbf文件通过JTAG配置HPS。

神仙约架·2024-02-03 22:15

企业培训APP：在线教育系统源码开发指南

本篇文章，小编将为读者讲解如何开发一款功能强大的企业培训APP，以及其中的关键源码开发指南。一、确定需求与功能模块在着手开发之前，首先需要明确企业培训APP的需求和功能模块。

万岳软件开发小城·2024-02-03 20:30

LLM智能体开发指南

除非你一直生活在岩石下，否则你一定听说过像Auto-GPT和MetaGPT这样的项目。这些是社区为使GPT-4完全自治而做出的尝试。在其最原始的形式中，代理基本上是文本到任务。你输入一个任务描述，比如“给我做一个贪吃蛇游戏”，并使用LLM作为它的大脑和一些围绕它构建的工具，你就得到了自己的贪吃蛇游戏！看，连我也做了一个！你可以做得比这更大，但在做大之前，让我们从小而简单的开始，创建一个可以做一些数

xiangzhihong8·2024-02-03 16:02

重温FPGA设计之bcd加法器verilog实现

1.题目2.源码//*********************************************************************************//ProjectName:BCD_adder//Email:[email protected]//Website:https://home.cnblogs.com/u/hqz68///CreateTime:2019/

芯王国·2024-02-03 13:23

FPGA——verilog实现加法器（详细）

1、半加器首先我们看看半加器的真值表abcoso000101011110由真值表我们可以得到RTL图verilog代码：modulehalf_add(a,b,so,co);//半加器inputa,b;//定义两个输入outputso,co;//so为和值的输出，co为进位数据的输出assignso=a^b;//根据真值表可得so为a，b异或逻辑后的结果assignco=a&b;//根据真值表可得c

逃亡的诗·2024-02-03 13:22

【FPGA & Verilog&Modelsim】 8bitBCD码60计数器

可私信获取整个项目文件8bit即有8位二进制BCD码，全称Binary-CodedDecimal,简称BCD码或者二-十进制代码利用四位二进制（0000-1111）16个中选择10个作为十进制0-9；常见的BCD码是8421码本项目使用两组BCD码（每组4bit，共8bit，故称为8bitBCD）（高位0-5，低位0-9）组成0-59计数器闲话不多，上代码计数值qout达到60时，cout进位输出

去追远风·2024-02-03 13:51

【FPGA & Verilog】各种加法器Verilog

1bit半加器adder设计实例moduleadder(cout,sum,a,b);outputcout;outputsum;inputa,b;wirecout,sum;assign{cout,sum}=a+b;endmodule解释说明（1）assign{cout,sum}=a+b是连续性赋值对于线网wire进行赋值，必须以assign或者deassign开始assign[delay]wire_

去追远风·2024-02-03 13:18

TCP/IP LWIP FPGA 笔记

参考资料：正点原子LwIP之网络接口netif（ethernetif.c、netif.c）-CSDN博客IPv4/IPv6、DHCP、网关、路由_ipv6有网关的概念吗-CSDN博客TCP/IPTCP/IP协议中文名为传输控制协议/因特网互联协议，又名网络通讯协议，是Internet最基本的协议、Internet国际互联网络的基础，由网络层的IP协议和传输层的TCP协议组成。TCP/IP定义了电子

NoNoUnknow·2024-02-03 12:39

飞腾FT-2000/4处理器+复旦微FPGA+国产操作系统解决方案

XM-1203-FPGA飞腾定制主板自主可控，国产CPU、BIOS和国产Linux操作系统性能稳定，FT-2000/4处理器功能接口多样化，可扩展性强高度集成，具有丰富的接口和电磁兼容性能.XM-1203

深圳信迈科技DSP+ARM+FPGA·2024-02-03 11:52

基于国产 FPGA + DSP+1553B总线的大气数据测量装置的设计与实现

本文设计并实现了一种基于FPGA和DSP的大气数据测量装置。测量装置包含五个压力传感器及两个温度传感器，可实时获取飞行器表面的压力信号及温度信号。

深圳信迈科技DSP+ARM+FPGA·2024-02-03 11:52

国产飞腾ARM+FPGA电力行业 DCS 联合解决方案

联合解决方案概述在火电的发展过程中，随着社会对电力资源需求越来越高，以往较为粗放式的发电已经行不通了，需要更精细化的发电，以达到资源的最大利用。而这种控制都需要靠自动化技术来实现，单纯的人工是达不到这种效果的。作为国家基础建设的重中之重，电力系统可以凭借选用国产控制系统，来提高发电效率和安全性。开发基于自主创新的基于国产飞腾CPU的分散控制系统，可以减少对国外CPU的依赖，提高核心控制设备国产自主

深圳信迈科技DSP+ARM+FPGA·2024-02-03 11:51

海康相机SDK开发那些事

1.学会看他的开发指南，里面每一个接口介绍的很详细，你用什么功能就调什么功能，把相关的结构体准备好就行。

我真的太难了啊·2024-02-03 10:03

海康威视工业相机Linux SDK开发指南详细步骤（Ubuntu20.04+单目、双目相机单次、连续拍照）

前言：由于实验需要使用双目相机同步采集图像，实验室准备的设备是海康威视的工业相机，对其进行二次开发，其中花了大部分时间查找资料，以及代码进行反复调试，最后到达了想要的效果，并写博客记录一下。资料查找：首先是资料的查找，我们要注意的是海康威视一共有两个官网，一个是海康威视：https://www.hikvision.com/cn/；另一个是海康威视机器人：https://www.hikrobotic

爱生活的卷心菜·2024-02-03 10:32

115.工业相机海康SDK开发指南（阅读）

一、SDK初始化包含初始化SDK和反初始化SDK接口。（由于看不到函数内部的具体实现，因此以下的解释仅代表个人的理解）函数说明MV_CAMCTRL_APIint__stdcallMV_CC_Initialize()//初始化SDK初始化SDK成功，返回MV_OK；失败，返回错误码。MV_CC_Initialize()函数是用于初始化相机SDK的函数，其内部实现通常包括以下步骤：检查环境：函数内部会

清酒。233·2024-02-03 10:58

030-安全开发-JS应用&NodeJS指南&原型链污染&Express框架&功能实现&审计

030-安全开发-JS应用&NodeJS指南&原型链污染&Express框架&功能实现&审计#知识点：1、NodeJS-开发环境&功能实现2、NodeJS-安全漏洞&案例分析3、NodeJS-开发指南&

wusuowei2986·2024-02-03 10:54

vivado 在CSV文件中使用I/O端口列表

在CSV文件中使用I/O端口列表CSV文件CSV文件是FPGA和板设计人员用来交换信息的标准文件格式关于设备引脚和引脚。有关详细信息，请参见导入CSV文件和导出I/O引脚和封装数据。

cckkppll·2024-02-03 03:24

开发者分享｜AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例

一.关于AMDVitis™VisionLibraryVitisVision库是一组90多个内核，基于OpenCV计算机视觉库，针对AMDFPGA、AMDAIEngine™和AMDSoC进行了优化。

BinaryStarXin·2024-02-02 23:12

Linux下PCI设备驱动开发详解（七）

Linux下PCI设备驱动开发详解（七）本章及其以后的几章，我们将通过PCIExpress总线实现CPU和FPGA数据通信的简单框架。

北京不北·2024-02-02 23:52

Linux下PCI设备驱动开发详解（一）

尤其被现在的异构计算GPU/FPGA、软硬结合新的方向广泛运用。一、PCI设备和驱动概述应用程序位于用户空间，驱动程序位于内核空间。linux系统规定，用户空间不可以直接调用内核函数，所以必

北京不北·2024-02-02 23:51

vivado 使用SSN分析

因为配电封装FPGA中的网络对噪声有不同的响应，这一点很重要了解设计

cckkppll·2024-02-02 20:40

UE5 C++插件开发指南目录

这一篇原本的标题是：如何将插件上架到UE虚幻商城？但是Up主聆枫LingFeng已经分享了相关议题，而且非常详细：【[UE]虚幻商城上架指南】所以这一篇就改写目录了，其实由谁来讲并不重要，重要的是讲的内容是否是读者需要的，希望大家可以从中受益。为了方便读者掌握阅读顺序，特此将目录整理在这里，并且希望读者在遇到问题时在评论区留言，笔者看到后会进一步更新补充后续章节，从而完成这个专栏的写作迭代。0.为

CloudHu1989·2024-02-02 19:45

7天物联网智能家居

这里写自定义目录标题（一）Day11.学习路线2.基本概念1.什么是ARM2.ARM架构分类3.MCU和MPU4.DSP和FPGA总结STM32开发命名规则3嵌入式产品举例1.智能台灯2.智能手环3电视盒子

LOVE DEATH AND ROBOTS·2024-02-02 12:19

STM32目录结构

之前一直头疼的32目录，比51复杂，又没有C规律，也不像python脚本文件关联不强，也不像工整的FPGA工程，编的时候到处放，爆出的错千奇百怪。短暂整理了一个，还是没有理得很轻。

chinxue2008·2024-02-02 12:08

[AG32VF407]国产MCU+FPGA 开发环境Supra及Quartus配置及led

视频讲解[AG32VF407]国产MCU+FPGA开发环境Supra及Quartus配置及led控制实验过程需要下载QuartusIIIntel®Quartus®IISubscriptionEditionDesignSoftwareVersion13.1forWindows

LitchiCheng·2024-02-02 10:14

FPGA解码MIPI视频：Xilinx Artix7-35T低端FPGA，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

9527华安·2024-02-02 10:43

FPGA高端项目：Xilinx Zynq7020系列FPGA 多路视频缩放拼接工程解决方案提供4套工程源码+技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA

9527华安·2024-02-02 10:42

NVS入门（基于ESP-IDF）

主要参考资料：B站Up主孤独的二进制《ESP32存储篇NVS非易失性存储库》ESP-IDF开发指南>API参考>非易失性存储:https://docs.espressif.com/projects/esp-idf

弱冠少年·2024-02-02 06:34

iOS小记--.podspec文件怎么写

必要时，请参照官网开发指南。示例因为是公司项目，所以我的这个是一个.framework，不是源码。注意添加关键字.vendored_frameworks。本项目依赖了

原鸣清·2024-02-02 03:26

FPGA中的fast corner和slow corner是什么？

作者：张大侠，文章来源：微信公众号在FPGA的时序分析页面，我们经常会看到MaxatSlowProcessCorner和MinatFastProcessCorner，具体是什么含义呢？

catshit322·2024-02-02 03:52

提高FlexSPI接口与FPGA接口通信速度方法

前言之前的项目中使用RT1052的FlexSPIX8接口与FPGA通信成功，但是100MHz的SCLK时钟频率，通信速度只达到了9MB/S左右，通信效率不高。