E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA新手入门
PCB设计经验，不得不说的一些技巧，知识福利满满
不得不说的设计经验：1、如果设计的电路系统中包含
FPGA
器件，则在绘制原理图前必需使用QuartusII软件对管脚分配进行验证。
老E_d88b
·
2023-08-27 04:25
vue 脚手架
新手入门
（vue cli 2）
文章目录写在前面1、创建一个vue项目2、项目结构2.1、写两个页面试试2.2、代码解释3、前后端对接3.1、使用axios发起简单请求3.2、路由的使用3.2.1、配置默认地址前缀3.2.2、添加子路由3.2.3、切换路由3.2.4、监听路由3.2.5、方法调用与页面刷新3.2.6、this.$route获取路由信息3.3、axios的使用3.3.1、post请求3.3.2、上传文件4、Vue函
BeanInJ
·
2023-08-26 23:54
前端
vue.js
npm
webpack
基于
FPGA
的Lorenz混沌系统verilog开发,含testbench和matlab辅助测试程序
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将vivado的仿真结果导入到matlab显示三维混沌效果：2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序testbench如下所示：`timescale1ns/1ps////Company://Engineer:////CreateDate:
简简单单做算法
·
2023-08-26 16:47
Verilog算法开发
#
通信工程
fpga开发
Lorenz混沌
verilog
Cadence+硬件每日学习十个知识点（43）23.8.23 （
fpga
的资源，大电阻会影响上拉时间，cadence软件使用ibis模型转换成dml模型的仿真分析类型，MPU比MCU更复杂）
文章目录1.
fpga
的这些资源都是什么意思，解释一下？2.在DCDC芯片的PG引脚，需要上拉，这里上拉电阻选10K和100K，有什么区别？
阿格在努力
·
2023-08-26 15:43
硬件学习
fpga开发
学习
单片机
板卡设计+硬件每日学习十个知识点（44）23.8.24 （检测单元设计，接口部分设计，板卡电源输入设计，电源检测电路）
然后设计检测单元GD32的功能电路，包括温度监测、电压监测、电流监测、
FPGA
启动检
阿格在努力
·
2023-08-26 15:41
硬件学习
学习
嵌入式硬件
深入浅出AXI4协议（1）——概述
写在前面从这篇文章开始，我们将正式进入AXI4协议的学习，在xilinx系列的
FPGA
中，AXI4协议的使用是非常广泛的，很多的IP核都会支持AXI接口，而如果使用的是zynq系列，那AXI协议的学习更是重中之重
apple_ttt
·
2023-08-26 13:31
AMBA总线协议
fpga开发
fpga
arm
硬件架构
AXI
AMBA
G
FPGA
N 集成Flask 接口化改造
G
FPGA
N是一款腾讯开源的人脸高清修复模型，基于github上提供的demo，可以简单的集成Flask以实现功能接口化。G
FPGA
N的安装，Flask的安装请参见其他文章。
控场的朴哥
·
2023-08-26 11:28
Python
AI
flask
python
后端
AIGC
FPGA
——理解I2C
I2C总线是一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。简单的来说通信用的，两条线。一条时钟线，一条数据线。换句话说就是数据包将从主设备（处理器）传输到外围设备一样（再简单点像一条赛道，从起点跑到终点，你的人从起点传输到了终点）
樑衛東
·
2023-08-26 10:33
FPGA
应用于图像处理
FPGA
应用于图像处理
FPGA
（Field-ProgrammableGateArray）直译过来就是现场可编程门阵列。
呓语煮酒
·
2023-08-26 08:52
FPGA
fpga开发
图像处理
人工智能
FPGA
实现10G万兆网TCP/IP 协议栈，纯VHDL代码编写，提供服务器和客户端2套工程源码和技术支持
目录1、前言免责声明2、我这里已有的以太网方案3、该TCP/IP协议栈性能常规性能支持多节点
FPGA
资源占用少数据吞吐率高低延时性能4、TCP/IP协议栈代码详解代码架构用户接口代码模块级细讲顶层模块PACKET_PARSING
9527华安
·
2023-08-26 08:29
菜鸟FPGA
GT
高速接口
菜鸟FPGA以太网专题
fpga开发
tcp/ip
服务器
VHDL
客户端
FPGA
GTX全网最细讲解，aurora 8b/10b协议，OV5640摄像头视频传输，提供2套工程源码和技术支持
目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado工程1-->2路SFP传输6、vivado工程2-->1路SF
9527华安
·
2023-08-26 08:59
菜鸟FPGA
GT
高速接口
菜鸟FPGA图像处理专题
fpga开发
GTX
aurora
8b/10b
OV5640
FPGA
纯verilog手写HDMI发送IP 提供源码和技术支持
Xilinx原语和自己手写的代码实现了HDMI发送功能，纯verilog手写，有源码，也提供封装好的IP，你喜欢用例化的方式就用源码，你喜欢搭建BD工程就用IP，目前IP的适应器件为zynq，如果是用7系列
FPGA
9527华安
·
2023-08-26 08:29
菜鸟FPGA图像处理专题
fpga开发
HDMI
verilog
IP
FPGA
实现GTX视频传输，全网最细讲解，提供2套工程源码和技术支持
.GTX收发数据编解码讲解5.工程1介绍：OV5640转GTX6.工程2介绍：HDMI转GTX7.上板调试8.福利领取1.前言：没玩儿过GXP、GTX或者更高端的GTH、GTZ，都不好意思说自己玩儿过
FPGA
9527华安
·
2023-08-26 08:28
菜鸟FPGA
GT
高速接口
fpga开发
图像处理
GTX
GTP
高速总线
FPGA
采集IT6802视频HDMI输出，提供两套工程源码和技术支持
IT6802是宝岛台湾联阳半导体设计生产的HDMI接受芯片，数据手册有49页，编程手册79页，想要看懂并操作还是有难度的，所以直接上干货。开发板：Kintex7板子；开发环境：vivado2019.1；输入：IT6802解码的HDMI视频流；输出：HDMI；提供两套工程：第一套：IT6802采集后直接环出显示；第二套：IT6802采集后经DDR3缓存三帧后输出显示；芯片架构如下：视频接受处理流程如
9527华安
·
2023-08-26 08:58
菜鸟FPGA图像处理专题
fpga开发
图像处理
IT6802
图像缓存
HDMI
FPGA
GTX全网最细讲解，aurora 8b/10b协议，HDMI视频传输，提供2套工程源码和技术支持
目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择IT6802解码芯片配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado工程1-->2路SFP传输6、vivado工程2-->1路S
9527华安
·
2023-08-26 08:27
菜鸟FPGA
GT
高速接口
菜鸟FPGA图像处理专题
fpga开发
GTX
aurora
8b/10b
HDMI
高速接口
一个2021年专插本等待录取结果lwo B 狗的自述学习方法？？
所以大一一上来看到其他人报了专升本自己就武断的报了专插本培训机构然而好像没啥用，但又好像有点用的感觉至少在一些报志愿和资料来源，
新手入门
方向上能给你一些帮助，还有就是数学上有点帮助(可能自己在数学方面有基础吧
一只小菜gou
·
2023-08-26 05:58
扯蛋
【接口时序】QSPI Flash的原理与QSPI时序的Verilog实现
软件平台与硬件平台软件平台：1、操作系统：Windows-8.12、开发套件：ISE14.73、仿真工具：ModelSim-10.4-SE4、Matlab版本：Matlab2014b/Matlab2016a硬件平台：1、
FPGA
うちは止水
·
2023-08-26 05:18
通信协议
SOPC之NIOS Ⅱ实现电机转速PID控制
通过
FPGA
开发板上的NIOSⅡ搭建电机控制的硬件平台，包括电机正反转、编码器的读取，再通过软件部分实现PID算法对电机速度进行控制，使其能够渐近设定的编码器目标值。
STATEABC
·
2023-08-26 04:35
一般人学不会的FPGA
fpga开发
嵌入式硬件
SOPC
NIOS
PID
SOPC之NIOS Ⅱ实现电机转速PID控制(调用中断函数)
通过
FPGA
开发板上的NIOSⅡ搭建电机控制的硬件平台，包括电机正反转、编码器的读取，再通过软件部分实现PID算法对电机速度进行控制，使其能够渐近设定的编码器目标值。
STATEABC
·
2023-08-26 04:35
一般人学不会的FPGA
fpga开发
嵌入式硬件
FPGA
SOPC
PID
NIOS
计数器简介以及
FPGA
实现
在
FPGA
开发中，一切与时间有关的设计都会用到计数器，所以学会设计计数器至关重要。
世界上的另一个我(ಥ_ಥ)
·
2023-08-26 02:01
开发语言
fpga开发
FPGA
刷题——计数器（简易秒表、可置位计数器、加减计数器）
继续牛客网刷题，这篇是计数器部分：目录简易秒表可置位计数器加减计数器计数器是非常基本的使用，没有计数器就无法处理时序。简易秒表这一题实现了秒和分的计数器，当秒计数器从1-60，分计数器+1，当分计数器=60，清零分计数器。用一段always就可以实现，代码如下：modulecount_module(inputclk,inputrst_n,outputreg[5:0]second,outputreg
朴实妲己
·
2023-08-26 02:01
fpga开发
FPGA
学习日志——计数器counter
计数器counter实验目标：每个时钟周期加一，在实验中采用50Mhz的时钟，即一秒钟计数50M-1个/或0.5s计数25M-1个。同时利用LED小灯在0.5s熄灭，后0.5s点亮。实验框图与波形图：实验代码modulecounter#(parameterCNT_MAX=25'd24_999_999)(inputwiresys_clk,inputwiresys_rst_n,outputregled
Chendy_00
·
2023-08-26 02:31
FPGA学习日志
fpga开发
学习
FPGA
学习篇之计数器
FPGA
学习篇之计数器文章目录
FPGA
学习篇之计数器前言一、普通计数器二、环形计数器三、扭环形计数器（约翰逊计数器）总结前言 在数字电路中计数是最基本的运算，计数器就是用来实现计数的电路。
IC小白'
·
2023-08-26 02:31
fpga开发
FPGA
计数器
时钟：50MHz（周期为20ns）计数值：2500*2（由0到2499）计数周期：20ns*5000=100000ns=100us=0.1ms模块代码：modulecounter(Clk,led,Rst_n);inputClk;inputRst_n;outputregled;reg[24:0]cnt;always@(posedgeClkornegedgeRst_n)beginif(Rst_n==0
小狗爱晴天
·
2023-08-26 02:30
FPGA
FPGA
FPGA
计数器
FPGA
——计数器（分频器)(LED闪烁)设计流程
目录设计定义设计输出（画出设计图）代码编写（根据上面设计图设计代码）设计图解析控制时间的计算由以上分析编写代码功能仿真设计定义以设备50Mhz频率为例50msled翻转一次设计输出（画出设计图）注：本图主要分析计数器，led的反相器和低电平复位与计数器无关故先不看代码编写（根据上面设计图设计代码）设计图解析clk根据设备频率控制时间cnt记载时钟周期个数输入数控制反转时间cnt与输入数相等时led
小白变形计
·
2023-08-26 02:00
fpga开发
fpga开发
【
FPGA
】
FPGA
入门 —— 基本开发流程
FPGA
入门1.
FPGA
入门2.
FPGA
开发流程3.二选一多路器-快速熟悉开发环境及流程1.
FPGA
入门快速上手verilog语法状态机，线性序列机
FPGA
常见的设计方法自己写代码，下载代码进行使用，使用厂家
浮光 掠影
·
2023-08-26 02:00
FPGA
fpga开发
【
FPGA
】 3-8译码器 —— 组合逻辑 | 熟悉语法及开发环境
文章目录1.设计输入2.分析综合3.功能仿真4.板爷调试继续熟悉基于vivado的
FPGA
开发流程。。
浮光 掠影
·
2023-08-26 02:00
FPGA
fpga开发
【
FPGA
】verilog语法的学习与应用 —— 位操作 | 参数化设计
【
FPGA
】verilog语法的学习与应用——位操作|参数化设计学习新语法，争做新青年计数器实验升级，让8个LED灯每个0.5s的速率循环闪烁，流水灯ahh好久不见~去年光这个就把我折磨够呛。。
浮光 掠影
·
2023-08-26 02:00
FPGA
fpga开发
学习
fpga
[1]计数器(附源码)
在许多大型电路中必然有计数器电路的身影，可以说了解并掌握计数器的设计方法是学习
fpga
的第一步。本文使用的软件是QuartusII13.
pace_huang
·
2023-08-26 02:30
fpga开发
二、11【
FPGA
】时序逻辑电路——计数器
学习视频：是根据野火
FPGA
视频教程——第十三讲https://www.bilibili.com/video/BV1nQ4y1Z7zN?
追逐者-桥
·
2023-08-26 02:30
#
二
Xilinx
Artix-7基础教程(完)
Verilog
HDL
FPGA开发
硬件描述语言
数字电子技术基础
【
FPGA
】计数器 —— 时序逻辑
小边想要日更！盲猜明天就会断hh，因为明晚我应该在疯狂看计网。。文章目录1.设计输入2.功能仿真3.板子调试时序逻辑基本概念：输出还与时钟信号相关D触发器-也就是有“记忆”特性，能存储电平状态计数器基本概念，基本4位加法器结构图计数值与技术时间之间的关系1.设计输入设计一个以每隔1s闪烁的LED灯(亮灭各500ms)CK在一般系统中非常稳定50MHz——一周期20ns那~就+(500ms/20ns
浮光 掠影
·
2023-08-26 02:59
FPGA
fpga开发
FPGA
之手把手教你做多路信号发生器（STM32与
FPGA
数据互传控制波形生成）
设计代码1.顶层文件代码2.波形生成模块3.ROM例化4.PLL例化5.引脚分配总结博主的念叨博主建了一个技术资源分享的群，开源免费，欢迎进来唠嗑280730348最近趁热打铁做了一个关于STM32与
FPGA
技术小董
·
2023-08-26 01:54
ZYNQ/FPGA实战合集
stm32
fpga开发
嵌入式硬件
ZYNQ的PL端口不利用DDR进行图像数据采集传输至其它地方
比如ZYNQ纯
FPGA
里面的以太网传输OV5640图像数据，是通过FIFO的方案。还有一种是在网上搜索到的，利用BRAM去缓存数据。
技术小董
·
2023-08-26 01:54
调试遇到的问题合集
fpga开发
【
FPGA
】Quartus18.1的安装以及使用
下载https://www.intel.com/content/www/us/en/software-kit/665990/intel-quartus-prime-lite-edition-design-software-version-18-1-for-windows.html安装一路next建立一个全英文的文件夹，修改安装路径，点击next即可pojie软件在此链接：https://pan.b
像河与海fjx
·
2023-08-26 01:50
FPGA
fpga开发
DDR与PCIe：高性能SoC的双引擎
掌握PCle协议和DDR协议可以有效地提升SoC的设计验证、
FPGA
的设计、亦或是系统级的开发效率。今天移知小编就带大家了解一下高性能SoC的“双引擎”——DD
移知
·
2023-08-25 19:10
学习
IC
pcie
数字后端
FPGA
的秒表设计案例(verilog实现)
秒表设计案例案例1：秒表0案例2：秒表1案例3：秒表2案例1：秒表0实现功能：1位数码管实现0~9计数。实验现象：第1秒：1位数码管显示0，第2秒：1位数码管显示1，第3秒：1位数码管显示2，第4秒：1位数码管显示3，第5秒：1位数码管显示4，第6秒：1位数码管显示5，第7秒：1位数码管显示6，第8秒：1位数码管显示7，第9秒：1位数码管显示8，第10秒：1位数码管显示9，……10s一个周期，重复
Alice的博客
·
2023-08-25 17:35
Verilog
HDL
verilog
基于
FPGA
视频接口之HDMI2.0编/解码
简介为什么要特别说明HDMI的版本，是因为HDMI的版本众多，代表的HDMI速度同样不同，当前版本在HDMI2.1速度达到48Gbps，可以传输4K及以上图像，但我们当前还停留在1080P@60部分，且使用的芯片和硬件结构有很大差别，故将HDMI分为两个部分说明1080@60以下分辨率和4K以上分辨率（HDMI2.0）.HDMI硬件连接HDMI的硬件连接，大家估计都知道，电视后面那个，我们用的是H
Eidolon_li
·
2023-08-25 13:16
基于FPGA的视频接口驱动
fpga开发
eth_udp_loop
1ns//////////////////////////////////////////////////////////////////////////Author:EmbedFire//实验平台:野火
FPGA
Knigh7788
·
2023-08-25 02:37
FPGA
以太坊
udp
fpga开发
Xilinx
FPGA
RAM存储资源verilog可综合描述方法
1概述在
FPGA
设计中经常要使用片内RAM资源来缓存数据。对于Xilinx
FPGA
器件，片内存储资源分为块存储BlockRAM和分布式存储DistributedRAM。
MmikerR
·
2023-08-24 19:27
#
verilog
fpga开发
verilog
fpga
xilinx
IM消息ID技术专题(七)：深度解密vivo的自研分布式ID服务(鲁班) 仅登录用户可见
技术交流：-移动端IM开发入门文章：《
新手入门
一篇就够：从零开发移动端IM
hellojackjiang2011
·
2023-08-24 12:05
即时通讯
im开发
网络
FPGA
原理与结构——FIFO IP核原理学习
一、FIFO概述1、FIFO的定义FIFO是英文First-In-First-Out的缩写，是一种先入先出的数据缓冲器，与一般的存储器的区别在于没有地址线，使用起来简单，缺点是只能顺序读写数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。2、FIFO的作用（1）跨时钟域的数据传输（2）对不同宽度的数据进行位宽转换（3）数据缓存3、FIFO的分
apple_ttt
·
2023-08-24 11:14
FPGA原理与结构
fpga开发
fpga
硬件架构
FIFO
基于VHDL语言的汉明码编码/解码电路设计
在介绍汉明码编码和译码原理的基础上,给出了基于VHDL实现的源程序,通过QuartusⅡ软件进行设计并利用
FPGA
开发板进行验证。
养哈士奇的猫
·
2023-08-24 06:19
手冲咖啡详细过程
手冲咖啡详细过程1、咖啡豆建议
新手入门
买个手磨咖啡机，既便宜还好操作。先把咖啡豆磨成咖啡粉，粉的粗细是可以调整的，按照自己喜欢的粗细调整。2、滤纸沿着滤纸的底部向内折叠，两边的侧面向反方向折叠。
精品咖啡文化
·
2023-08-24 05:54
【ue4】【
新手入门
】|静态网格模型碰撞设置和合并Actor（合并静态网格体）
上一期学到把构建好的房子模型变成一个静态网格体（也是一个模型）但是静态网格体是没有碰撞的所以要给这个模型设置碰撞静态网格模型碰撞设置1.双击创建好的静态网格体2.在左上方的详情面板中找到碰撞3.找到碰撞复杂程度---选择第四个将复杂碰撞用作简单碰撞当播放演示时，会发现人物会穿过沙发1.找到右边的细节面板2.找到StaticMesh3.双击静态网格体模型4.就可以设置碰撞类型了5.修改之后，人物模型
Ulpx
·
2023-08-24 02:19
ue4
vue3 Composition Api
优点：
新手入门
较容易。缺点：同一个逻辑的代码比较分散，项目一旦大起来，不易维护。相同的逻辑虽然有mixins可以提取出去，但是mixins也存在较为明显的缺点，变量和方法的来源不明显，命名冲突等。
iCherries
·
2023-08-23 23:32
FPGA
使用MIG调用SODIMM内存条接口教程，提供vivado工程源码和技术支持
目录1、前言免责声明2、SODIMM内存条简介3、设计思路框架视频输入视频缓存MIG配置调用SODIMM内存条VGA时序视频输出4、vivado工程详解5、上板调试验证6、福利：工程代码的获取1、前言
FPGA
9527华安
·
2023-08-23 12:02
菜鸟FPGA图像处理专题
fpga开发
MIG
SODIMM
内存条
vivado
PCI9054入门1：硬件引脚定义、时序、
FPGA
端驱动源码
文章目录1：PCI9054的
FPGA
侧（local侧引脚定义）2：PCI9054的C模式下的读写时序3：
FPGA
代码部分具体代码：1：PCI9054的
FPGA
侧（local侧引脚定义）而PCI9054的本地总线端的主要管脚信号定义如下表所示
可爱的水酱
·
2023-08-23 12:59
fpga开发
PCI9054\
【数据结构学习笔记】一、数据结构介绍及算法分析（
新手入门
进阶指南）
文章目录一、数据结构和算法介绍1.什么是数据结构？2.什么是算法？3.数据结构和算法的重要性4.如何学好数据结构和算法5.数据结构和算法书籍及资料推荐6.经常遇到不会做的题目二、算法分析1、算法效率时间复杂度1.时间复杂度的概念：2.大O的渐进表示法空间复杂度1.空间复杂度的概念：2.大O渐进法表示法：数据结构学习的心理准备：一、数据结构和算法介绍1.什么是数据结构？数据结构(DataStruct
大家好我叫张同学
·
2023-08-23 08:25
数据结构+算法
做题笔记
数据结构
算法
leetcode
AM62x GPMC并口如何实现“小数据-低时延，大数据-高带宽”—ARM+
FPGA
低成本通信方案
GPMC是AM62x、AM64x、AM437x、AM335x、AM57x等处理器专用于与外部存储器设备的接口，如：(1)
FPGA
器件(2)ADC器件(3)SRAM内存(4)NOR/NAND闪存G
Tronlong创龙
·
2023-08-23 06:25
fpga开发
PetaLinux安装及使用
Ubuntu17.10参考文件来源：UG1144Introduction/介绍PetaLinuxisanEmbeddedLinuxSystemDevelopmentKitspecificallytargeting
FPGA
-basedSystem-on-Chipdesigns.Thisguidehelpsthereader
HMLAB
·
2023-08-23 05:14
上一页
63
64
65
66
67
68
69
70
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他